imec、ラムリサーチのドライレジスト技術をEUV向け28nmピッチBEOL向けに認定

Lam Researchは、ASMLおよびimecと共同で、これまでのスピンオン液体レジストとは根本的に異なるCVDによるレジスト塗布技術を開発したことを2020年に発表している。同技術は、気相で反応性前駆体を使用してレジストを堆積する方法であり、その後時間をかけて、EUVリソグラフィ向けに高解像度化の検討が進められてきたという。

これまでの液体レジストでは、厚さを変更するためには粘度と表面接着の両方に対処する必要があり、リソグラフィのパフォーマンスに望ましくないトレードオフをもたらす可能性があったが、新たなドライレジストを用いた手法は、レジストの堆積と現像の時間を変更するだけで、厚さを変更できるという点が特徴で、厚さを光子吸収、転写エッチング、および下層接着と共同で最適化できる機能により、ラインエッジの粗さ、感度、欠陥/デバイス歩留まりのトレードオフを解消できるとしている。

先端的なプロセスへ移行するために、トランジスタ形状の変更やピッチサイズの微細化が求められており、次世代デバイスロードマップでは、今後もスケーリングを継続させていくだめに、28nmピッチのBEOLダイレクトプリントが必要とされている。ピッチサイズが小さくなるとパターン解像度が低下することがあるが、このドライレジスト技術は、EUVの露光量(コスト)と欠陥率(歩留まり)の間に存在する相反関係を克服し、パターニングを最適化するとLam Researchでは説明している。

imecでは、先端プロセスへの適用に向け、同技術をNA=0.33のEUV露光装置を用いて評価してきたが、より高NA(=0.55)のEUV露光装置であっても適用可能だとしており、これによりEUVの感度と各製造工程での解像度が向上し、コスト、性能、歩留まりが改善されるとしている。また、ドライレジストは、従来のウェット化学レジストプロセスと比較して、エネルギー消費を抑え、原材料の使用量を5～10分の1に削減できるため、サステナビリティの観点でも高い優位性を示すとしており、競争力のあるコストかつ低い欠陥率と併せてウェットレジスト材料を上回る性能を発揮するとしている。

なお、Lam Researchのチーフ・テクノロジー・オフィサー兼サステナビリティ責任者であるVahid Vahedi氏は、「このドライレジスト技術は、低い欠陥率と高解像度のパターニングを提供できる。それをimecおよびそのパートナーに提供できるのはエキサイティングなことである。最先端半導体デバイスの設計と製造における重要なプロセスとして活用されることを期待している」と述べている。