サムスンが12層HBM4Eのサンプル出荷を開始、AI向けメモリ性能と効率を強化

この半導体ニュースのまとめ

・Samsungが12層HBM4Eのサンプル出荷を開始
・最大16Gbps・帯域3.6TB/sでAI処理向け性能を強化
・消費電力と熱特性を改善し次世代データセンターに対応

Samsung Electronics(サムスン)は5月29日、半導体メモリとして12層HBM4Eのサンプルを世界の主要顧客向けに出荷開始したことを発表した。

• 
• 

• サムスンがサンプル出荷を開始した12層HBM4Eのチップ外観 (出所:Samsung Electronics)

AI処理の高度化でHBM需要が拡大

生成AIや大規模言語モデル(LLM)の普及により、データセンターでは従来を大きく上回るメモリ帯域と容量が求められている。

こうした中でHBMは、プロセッサとの近接実装により高帯域・低遅延を実現するメモリとして、AIアクセラレータの性能を支える中核コンポーネントとなっている

最大16Gbpsに対応、HBM4比で性能を20％以上向上

同社は2026年初頭にHBM4の量産と商用出荷をアナウンス。そこから数か月ほどでHBM4Eのサンプル出荷を実現しており、HBMロードマップの拡張を推進し、急速に進化するAIコンピューティングとハイパースケールインフラストラクチャのニーズへの急速な対応を図っている。

このHBM4Eは、安定動作時で14Gbps、最大16Gbpsまで拡張可能なピン速度を実現。これは同社のHBM4と比較して20％以上の性能向上だとする。また、スタックあたり最大3.6TB/sのメモリ帯域幅を提供することで、LLMや次世代AIシステムのコンピューティング性能を最大限に高めることができるとする。

メモリ容量は48GBで、こちらも前世代比で30％以上の増加となる。今後は顧客ニーズに応じて、8層の32GB品や16層の64GB品への拡張も計画しているという。

先端プロセスとパッケージを統合

HBM4Eは、同社の第6世代10nmクラス1c-DRAMプロセスと4nmロジックベースダイを組み合わせて製造されており、メモリとロジックを統合した高性能パッケージ構成を採用している。

このメモリとロジックの両方のアーキテクチャにわたる設計とプロセスの最適化により、性能、電力効率、歩留まりが向上している。

電力効率と放熱性能も改善

特に、高度な低消費電力設計技術と最適化されたパッケージ構造により、エネルギー効率は前世代比で16％改善、熱抵抗特性は同14％以上の向上としており、これらの改良により放熱効率も向上し、負荷の高い次世代データセンターにおいて、信頼性の長期化とエネルギー消費量の削減を実現したとする。

同社では、最初のサンプル出荷と最適化の後、顧客のスケジュールに合わせてHBM4Eの量産を開始する予定だ。

SK hynixはHBM4Eのサンプル出荷前倒しの可能性

サムスンは、半導体事業部門(DS部門)が計画していた5月21日からの長期ストライキが回避され、半導体部門従業員一人当たり平均約5400万円の賞与を支給する報酬合意を賛成多数で承認した。世界的な半導体メモリの供給が混乱しかねなかった懸念が回避され、ストライキに備えた生産調整からフル生産に向けた回復基調に向かっている。

一方、サムスンのHBMの急速な進歩を受けて、競合のSK hynixとMicron TEchnologyは対応に追われる状況となっている模様だ。SK hynixは当初、2026年後半のHBM4Eのサンプル出荷開始予定であったが、今回の発表を受けてスケジュールを前倒しする見込みだという。またMicronは最初のHBM4E製品は2027年の量産開始を目指しているという。