車載エレクトロニクスにおけるクロック・ツリー設計の簡素化手法

車載エレクトロニクスがかつてないスピードで進化しています。機能豊富なインフォテインメント・システムや高度な運転者支援システム(ADAS)がメーカーの製品ラインに加わり、また完全自律走行車の開発も進んでいます。こうした新しい車両システムの急速な開発と展開を支えているのが、進化した半導体技術です。半導体メーカーは高帯域幅プロセッサ、GPU、高速PCI-Expressスイッチ、イーサネット・スイッチSoC/PHYs、FPGAなど、車載グレードの製品を次々に発売しています。しかし最新世代の車載用ICプラットフォームと接続ソリューションを採用することで、システムの機能、特性、性能、コストが大幅に改善した一方で、システム設計の複雑化という新たな課題も生まれています。

その中で、プロセッサ、FPGA、スイッチSoC、イーサネットPHY、USB PHY、PCIe-Express Gen3/4エンドポイントなどに採用される高速SerDes向けに、高精度、低ジッターの基準クロックのニーズが高まっています。車載用ネットワーキング・ゲートウェイ、インフォテインメント、デジタル・コックピット、ADAS、Lidar、自動運転制御装置などの新たな用途では、高精度の基準クロックの必要数が増える傾向にあり、異なる周波数のシングルエンド・クロックと差動クロックを組み合わせるとともに、300fsレベルのRMS位相ジッターが求められます。

車載エレクトロニクスの進化

車載用システムの設計では長い間、低帯域幅のプロセッサとマイクロコントローラーが使用され、基板設計ごとに必要とされるシングルエンドの基準クロック周波数は1つまたは2つにすぎませんでした。その場合は、1つまたは2つの水晶振動子あるいは水晶発振器でタイミング要件を満たすことができました。最新の車載エレクトロニクス設計で使用される基準クロック数が増えるなかで、タイミング要件を満たすには、水晶振動子または水晶発振器を増やすのが方法としては簡単です。しかし、クウォーツ部品の数を増やすことには、さまざまな不具合や制限が伴います。必要な基板面積やコストが増大するだけでなく、水晶振動子や水晶発振器は本質的に衝撃や振動の影響を受けやすいため、FIT(平均故障回数)レートが高くなります。水晶振動子や水晶発振器を増やせば、システム設計における障害点も増加し、長期的には信頼性に対するリスクが高まることになります。

通信、コンピューティング、工業、コンシューマー市場では、高精度の基準クロック・タイミング要件に対応するために、水晶振動子や水晶発振器ではなく、古くからシリコンベースの統合型クロック・ジェネレーター・ソリューションが利用されてきました。高速設計によって適切なシステム運用を確保し、ビット誤り率を最小にするには、高精度で低ジッターの基準クロックが不可欠です。プロセッサ速度とSerDes帯域幅レベルが増大するに従い、基準クロックでのジッター要件を満たすことは困難になってきます。最新世代の車載用ネットワーキング・ゲートウェイ、ADASセンサー、自動運転プラットフォームでは、高帯域幅プロセッサ、FPGA、1G/10GbE接続、PCI-Express Gen3/4/5データ・バスを使用しますが、そこではRMS 位相ジッターが500fs未満の差動クロックが必要とされます。クロック・ジェネレーターは最大8つの水晶振動子または水晶発振器の機能を単一のICに集積させることで、優れたRMS 位相ジッター性能(<300fs RMS)のクロック出力を確保するとともに、システムの基準クロック設計を簡素化するさまざまな機能を実現します。

クロック・ツリー要件の増大

最適なタイミング・ソリューションの選択と定義は、システム設計で必要とされる一連の基準クロックを1つにまとめることで簡素化されます。この基準クロックのまとまりを「クロック・ツリー」と呼びます。一般的にクロック・ツリーには、入力基準周波数、エンドポイントで必要とされる出力クロック周波数、クロック出力フォーマット・レベル、各基準クロックの最大ジッター性能レベルが含まれます。その値は通常、エンドポイント・デバイスのメーカーが指定するものです。

新しい車載用プロセッサ、FPGA、接続ソリューション、データ・バス半導体ソリューションに加えて、AEC-Q100認定のシリコンベースのタイミング・ソリューションが開発され、自動車用クロック・ツリー設計の複雑化への対応が進んでいます。

基準クロックを統合型クロック・ジェネレーターに組み入れることで、システム設計における障害点を減らし、システムの信頼性を高め、ジッター性能と周波数の柔軟性を大幅に高めることが可能になりました。また従来のクウォーツベースのデバイスと比較して基板面積が小さくなり、ソリューション全体のコストが低減するというメリットも実現しています。

車載用タイミング・ソリューションの進化

最新世代のAEC-Q100認定クロック・ジェネレーターは、同じデバイスで分数分周と整数分周の出力周波数を生成できることに加え、車載エレクトロニクスのタイミング設計を簡素化するさまざまな新機能を備えています。それらはいずれも、従来の水晶振動子・水晶発振器によるソリューションでは得られなかったものです。

ISO26262およびASILの要求事項の導入により、車載エレクトロニクスの設計でも安全性が最優先事項になっています。またそのような要件により、設計上の新たな課題も生まれています。プライマリおよびバックアップの冗長基準入力、システム・ステータスのモニタリング機能、システムの安全マネージャーICと直接通信できる障害検出インジケーターを備えたクロック・ジェネレーターを使用することで、システム設計上のタイミング部分における安全レベルの目標を達成できるようになります。

車載エレクトロニクスのシステム設計では、これまでクロック・ジェネレーターを積極的に採用してきませんでした。それは、CISPR25 Class4またはClass5の制限を超える放射ノイズの可能性があるためです。放射ノイズを低減させる一般的な方法としてはスペクトラム拡散がありますが、スペクトラム拡散を適用した基準クロックを許容する周波数とエンドポイントは限られています。Silicon Labsの最近の研究とCISPR25試験によれば、レイアウトの新しいガイドラインと手法を適用しながら、補完的なLVCMOS出力ドライバーを使用してシングルエンドのクロックを生成することで、クロックの放射ノイズが最小になり、CISPR25 Class4およびClass5の試験で良好な結果が得られることがわかっています。

最新世代のAEC-Q100認定クロック・ジェネレーターは完全にプログラマブルであり、カスタマイズされたデバイスの開発を待つことなく、特定のクロック・ツリー要件に合わせて、ソリューションを数分で完全にカスタマイズできます。製品開発の過程で変更が必要になった場合は、使いやすいソフトウェアを使用して、またはI²Cポートを通じてシステム内で直接変更を適用できます。

車内の安全と快適性を向上させる目的で、自動車メーカーでは、高度な半導体プロセッサ、FPGA、GPU、イーサネット・スイッチ/PHYを活用した新しいネットワーキング、ADAS、自動運転システムの採用が急速に進んでいます。こうした新しい高帯域幅プラットフォームを採用すると、設計の複雑性が増大するため、高精度で低ジッター、シングルエンドの差動基準クロックのニーズが高まります。車載グレードのAEC-Q100クロック・ジェネレーターをシステム設計に導入すれば、クロック・ツリー全体を1つのICにまとめた、統合された高性能のソリューションが実現します。このソリューションにより、従来のクウォーツベースの水晶振動子・水晶発振器ソリューションと比較して信頼性を向上させ、システム・コストを低減させることが可能になります。