LDOトポロジでコントローラの伝達関数を選択する手法

LDOアプローチの提案

今回は、前回も紹介した図2に示すLDOトポロジでコントローラの伝達関数を選択する3番目のアプローチを提案します。このアプローチは、最初のアプローチと2番目のアプローチの中間に位置します。

• 図2 外側の極が支配的であるLDOトポロジ

最初のアプローチに示すコントローラは、次の伝達関数を持つ「ゼロ次」の電圧/電流変換積分器とみなすことができます(ここで、G_C0は積分器のトランスコンダクタンス)。

• G_C(S) = G_C0s⁰ (1)

一方、2番目のアプローチでは、コントローラは次の伝達関数を持つ1次積分器とみなすことができます(G_CIは積分器のゲイン)。

• G_C(S) = G_CIs^-1 (2)

ここで提案するのは、コントローラを次数が0.5(いわゆる分数次数)の積分器として使用することであり、図3の特性(c)を示し、次の伝達関数を持つものとします。

• G_C(S) = G_CFs^-0.5 (3)

ここで、G_CFは積分器のゲインです。このように、コントローラのゲインは勾配が-10dB/decで、位相は-45°です。勾配に対する外部静電容量の寄与は最大でも-20dB/decであり、レギュレーション・ループのゲインの大きさは最大で-30dB/decの勾配を持ちます。最大の位相シフトは-135°で(右側にゼロは存在しない)、位相マージンとして少なくとも45°が残っています。

• 図3 外側の極が支配的であるLDOのレギュレーション・ループの開ループ電圧ゲイン。(a):内側の極が支配的、(b):内側の極は支配的ではない、(c):分数次数制御

このアプローチの利点は、高いDCゲインを達成(厳密なDC電圧レギュレーションが可能)すると同時に、UGFが過度に高くならないことです(レギュレーション・ループの良好な安定性を保証)。

もう1つの利点は、補償ゼロが必要ないことです。外部の静電容量には規定最小値が課されますが、最大値は無制限です(一方、コンデンサのESRとESLは制限される)。

最終段ミラーの極_pmは、レギュレーション・ループの位相マージンに影響を及ぼさないように、UGFより高い周波数にする必要があります。

分数次数制御を採用したLDOが、負荷電流のステップ変化に対して示す応答は、Mittag-Leffler(ミッタク - レフラー)関数^[7]で与えられ、セトリングは、指数的減衰を引き延ばした形(時定数が時間の経過に伴って増大するように)で表現できます。分数次数制御の概要は、参考文献の[7]または[8]に掲載されています。

(次回は10月12日の掲載予定です)

参考文献

[7] MONJE, C.A., CHEN, Y., VINAGRE, B.M., XUE, D., FELIU-BATLEE. Fractional-order Systems and Control – Fundamentals and Applications. 2010, 430 p. ISBN 978-1-84996-334-3. DOI: 10.1007/978-1-84996-335-0.
[8] YANG QUAN CHEN, PETRÁŠ, I., DINGYÜ XUE. Fractional Order Control – A Tutorial. American Control Conference, 2009. ACC '09, 2009, p. 1397–1411. DOI: 10.1109/ACC.2009.5160719.