高NA EUV露光装置の量産活用で先行するのはどこか？　Intel、Samsung、TSMC各社の戦略

この半導体ニュースのまとめ

・IntelはIntel 18Aで高NA EUVの量産適用を先行し、累計100万枚超のウェハを処理
・Samsungは2028年までのDRAM量産、TSMCは2030年からの先端プロセス導入を計画
・6×12インチマスクの整備を進めながら、その先のハイパーNA活用を見据える

TSMC、Intel Foundry、Samsung Electronics(サムスン)が、ASMLとの高NA EUV露光技術に関する協業を相次いで発表した。

3社とも、投影光学系の開口数を従来のNA=0.33からNA=0.55へ高めた高NA EUVを活用し、半導体のさらなる微細化と製造工程の簡素化を目指す点は共通する。一方、導入時期や対象製品、現行の6インチフォトマスクとの向き合い方については、それぞれ異なる戦略を描いている。

Intelはすでに先端ロジック製品の量産へ適用して実績を蓄積し、SamsungはDRAMへの導入でメモリの微細化を加速する。TSMCは2030年からの量産導入を計画しつつ、6×12インチの大判フォトマスクを含めた将来の量産基盤構築を主導する構えを見せている。

• 

  オレゴン州にあるIntelのFab 25工場に設置されたASMLの高NA EUV露光装置「EXE:5000」 (出所:Intel)

高NA EUVでシングルパターニング領域を拡大

現在、先端ロジックやDRAMの量産に使用されているEUV露光装置のNAは0.33である。高NA EUVは、同じ13.5nmのEUV光を用いながら、投影光学系のNAを0.55へ引き上げることで、解像度を高める技術となる。

• 

  露光装置に用いられてきた波長とNAの変遷 (出所:ASML)

NA=0.33のEUVで複数回の露光が必要となる微細なパターンを、高NA EUVでは1回の露光で形成できる可能性がある。複数回露光するマルチパターニングから1回露光のシングルパターニングにできれば、マスク枚数や工程数を減らせるほか、複数のパターンを重ね合わせる際に生じる位置ずれも抑えやすくなる。

すでにimecでは、NA=0.33のEUVでマルチパターニングが必要だった微細ピッチのパターンを、高NA EUVによるシングルパターニングで形成できることを示しており、新たなレジストやマスク吸収体、ルテニウム配線などとの組み合わせによって、2nm以降の先端ロジック開発を支える技術基盤の整備も進められている。

ただし、高NA EUV露光装置はNA=0.33の露光装置より高価であり、装置を導入すれだけで、ただちに製造コストを下げられることにはつながらない。レジスト、フォトマスク、計測・検査、欠陥管理、EDA、スループット、歩留まりを含む製造工程全体を最適化し、マルチパターニングの削減効果が装置コストを上回る領域へ適用する必要がある。

Intel 18Aでの活用により量産実績で先行するIntel

高NA EUVの量産活用で先行するのがIntel Foundryである。

Intelは2024年、米オレゴン州の研究開発拠点へASMLの商用高NA EUV露光装置「TWINSCAN EXE:5000」を他社に先駆けて導入し、2025年には量産モデルとなる「TWINSCAN EXE:5200B」を導入した。

現在、Intel 18Aで製造する「Intel Core Ultraシリーズ3」(開発コード名:Panther Lake)の一部製品について、特定レイヤを高NA EUVで形成。従来のNA=0.33 EUVを用いるNXEプラットフォームと同等の歩留まりを実現し、顧客への出荷を開始したとしている。

2026年9月には、装置認定や試験、研究開発、量産を含め、高NA EUVで処理したウェハが累計100万枚を超えたことを明らかにしており、重ね合わせ精度、スループット、装置稼働率についても、Intelが想定した水準に達しているという。

累計100万枚のすべてが量産製品向けというわけではないが、高NA EUVが研究開発用の技術から、実際の量産環境で継続的に運用される技術へ進んだことを示す成果となる。

Intelにとって高NA EUVの量産実績は、Intel 18A以降の先端プロセスをファウンドリ顧客へ提供するうえでも重要となる。ファウンドリ事業では、プロセスの性能だけでなく、歩留まりや装置稼働率、設計環境、量産実績を含め、顧客が安心して製品を生産委託できることが求められるためだ。

Intelの初期は6インチマスクとスティッチングで対応

高NA EUVでは、光学系の構造上、1回に露光できる領域がNA=0.33 EUVより小さくなる。

現行の6インチフォトマスクで大型チップを製造する場合、露光領域に収まるように回路を配置するか、分割して露光したパターンを高精度につなぐスティッチングが必要となる。

Intelは、現行の6インチマスクを使用しながら高NA EUVの微細化効果を得られるよう、フロアプランやスティッチングに対応するプロセス・デザイン・キット(PDK)を整備している。

既存のマスク製造設備や搬送システムを大幅に変更することなく、高NA EUVを早期に量産へ適用できることが利点となる。大型のAIアクセラレータなど、単一の露光領域を上回るチップについても、スティッチングで対応できるようにする。

Intelの戦略は、高NA EUVの導入環境が完全に整うのを待つのではなく、現行のエコシステムを活用して量産データを蓄積し、装置やプロセス、設計フローの完成度を高めるものといえる。

Samsungは2028年までにDRAM量産へ導入

Samsung Electronicsは、2028年までに将来世代のDRAM量産へ高NA EUVを導入する計画を示している。計画どおりに進めば、DRAMの量産工程に高NA EUVを導入する業界初の事例となる見通しだ。

DRAMでは、メモリセルの微細化や周辺回路の高密度化に伴い、パターン寸法や重ね合わせ精度に対する要求が高まっている。特に、規則性の高いメモリセルと、形状の異なる周辺回路の双方を製造する必要があり、ロジックとは異なるパターニング上の難しさがある。

高NA EUVを用いてマルチパターニングを削減できれば、工程数やマスク枚数を減らし、重ね合わせ誤差を抑えながらDRAMの微細化を進められる可能性がある。

AI市場の拡大によってHBMの需要が急増する中、DRAMダイの性能や密度、電力効率を高める必要性も増している。高NA EUVは先端ロジックだけでなく、AIシステムを支えるメモリの微細化にも活用される段階へ進むこととなる。

Samsungはメモリ事業に加えてファウンドリ事業も展開している。DRAMで高NA EUVの工程を確立できれば、装置運用やレジスト、マスク、計測・検査に関する知見を、将来のロジックプロセスへ展開できる可能性もある。

TSMCは2030年から先端プロセスへ適用

TSMCは、2030年から先端プロセスの量産へ高NA EUVを導入する意向を示した。

IntelやSamsungと比べると導入時期は遅いように見えるが、TSMCはNA=0.33 EUVとマルチパターニングを活用し、投資対効果を見ながら高NA EUVの導入時期を判断してきた。

TSMCは少なくともA14世代では、高NA EUVを必須としないプロセス開発を進めていることを明らかにしている。高NA EUVの解像度だけでなく、装置価格、スループット、マスク、レジスト、検査、歩留まりを含む総所有コストを評価し、経済合理性が得られる世代から導入する考えとみられる。

ただし、2030年以降も先端プロセスの微細化が続けば、NA=0.33 EUVによるマルチパターニングの回数が増え、工程の複雑化とコスト上昇が避けにくくなる。

高NA EUVで露光するクリティカルレイヤの数が増える段階では、装置価格が高くても、マスクや工程数、重ね合わせ誤差を削減する効果が上回る可能性がある。TSMCが2030年という導入時期を示した背景には、こうした技術とコストの交差点を見据えた判断があると考えられる。

ASMLが主導する6×12インチマスクへの推進

TSMCの取り組みで注目されるのが、ASMLと共同で進める6×12インチフォトマスクへの移行である。

高NA EUVの導入初期には現行の6インチマスクを使用し、その後、大判マスクの製造・利用環境が整った段階で6×12インチへ移行する。

6×12インチマスクを利用すれば、現行の6インチマスクを2枚使用して分割露光する際のスティッチングを減らせる。大型チップの設計自由度を高めるほか、露光工程の簡素化や生産性向上、製造コストの低減につながることが期待される。

両社の計画では、2031年までに6×12インチマスクのパイロットラインを構築し、2033年までに大判マスクを使用する高NA EUV露光システムを先端プロセスの量産へ導入できる状態とする。

マスクの大型化には、マスクブランクス、描画、検査、欠陥修正、洗浄、保管、搬送など、マスクに関わるサプライチェーン全体の変更が必要となる。

半導体工場側でもマスク容器、自動搬送システム、保管設備、露光装置との受け渡し機構を大型化する必要がある。EDAについても、大判マスクを前提とするフロアプランやマスクデータの生成・検証に対応しなければならない。

ASMLとTSMCに加えてSamsungを参加を表明しており、そうした半導体メーカーのほか、マスクメーカー、装置メーカー、材料メーカー、EDAベンダーなどへも参加を呼びかけ、業界横断でエコシステムを整備する方針である。

高NA EUV導入を目指す3社それぞれの戦略の方向性

3社の高NA EUV戦略を整理すると、Intelは量産実績、SamsungはDRAMへの展開、TSMCは経済合理性と将来のエコシステム形成を重視している。

Intelは、高NA EUVを先行導入して量産データを蓄積し、その実績をIntel Foundryの競争力へつなげる。現行の6インチマスクとスティッチングを活用し、新たなマスクインフラの完成を待たずに高NA EUVを使い始めた点に特徴がある。

Samsungは、2028年までにDRAM量産へ導入することで、高NA EUVの対象をロジックからメモリへ広げる。AI市場の拡大に伴って重要性が高まるDRAMとHBMの微細化、生産性向上を優先する戦略といえる。

TSMCは、NA=0.33 EUVを使いこなす技術を生かして高NA EUVの導入を2030年まで伸ばす一方、6×12インチマスクを含む量産基盤の構築を主導する。高NA EUVを装置単体ではなく、2030年代の量産技術全体として成立させようとしている。

導入時期だけを見るとIntel、Samsung、TSMCの順になるが、それぞれが解決しようとしている経営・技術課題は異なる。高NA EUVの採用競争は、単純に早く装置を導入した企業が勝つのではなく、どの製品のどのレイヤへ適用し、製造コストや歩留まり、性能の改善へ結び付けられるかで評価されることになる。

高NA EUV普及の鍵を握るレジストと光源の進化

高NA EUVを本格的に量産へ展開するには、露光装置やフォトマスク以外の技術も成熟させる必要がある。

高NA EUVでは、より薄いレジスト膜で解像性、感度、エッチング耐性、欠陥低減を両立することが求められる。化学増幅型レジスト(CAR)に加え、EUV光の吸収率やエッチング耐性に優れる金属酸化物レジスト(MOR)の開発も進められている。

国内材料メーカーも、光酸発生剤や金属酸化物レジスト向け材料の開発、生産能力の増強を進めている。高NA EUVの採用が拡大すれば、レジストや光酸発生剤、マスク材料、計測・検査など、日本企業が強みを持つ周辺分野の需要も拡大する可能性がある。

• 

  高NA EUVが適用される微細プロセスの仕様とレジスト材料のイメージ。CARやMORのほか、金属含有レジスト(MCR:Metal Containing Resist)、MTR(Multi-Trigger Resist)などの候補があり、まだ確定した状況にはない (出所:ASML)

また、高NA EUVの生産性を高めるには、安定した高出力EUV光源が必要となる。現行のEUV光源は大きな電力を消費するため、2μm固体レーザーや自由電子レーザーを活用した次世代光源の研究も進んでいる。

微細化の継続には解像度だけでなく、1時間当たりのウェハ処理枚数と、装置を稼働させるための電力、保守費用を含むコストの改善が欠かせない。

ハイパーNAは開発継続も投入時期は未定

ASMLは、高NA EUVの先にNA=0.75の「ハイパーNA EUV」を構想している。

• 

  ASMLのEUV露光装置ロードマップ。このほか、NA=0.75のハイパーNA RUV露光装置の実現に向けた研究開発が進められている (出所:ASML)

NAを0.55から0.75へ高めることで、高NA EUVでもマルチパターニングが必要となる将来世代の微細パターンを、再びシングルパターニングで形成できる可能性がある。

一方、ASMLが2026年9月に示した最新の製品ロードマップでは、NA=0.33のNXEシリーズとNA=0.55のEXEシリーズが中心となり、かつて2028年以降の投入候補として示されていたハイパーNAのHXEシリーズは掲載されなかった。

ASMLはハイパーNAの開発を中止したわけではなく、2030年代の導入を想定した研究を継続している。ただし、具体的な製品仕様や投入時期は決まっておらず、顧客需要と市場環境を見ながら判断する方針を示している。

ハイパーNAでは、偏光によるイメージコントラストの低下、光量の確保、さらなるレジスト薄膜化、光学系の大型化、装置コストなど、高NA EUV以上の課題が想定される。

高NA EUVでどこまでプロセスを延命できるか、マルチパターニングと比較してハイパーNAの経済合理性を確保できるかが、実用化時期を左右することになる。

6×12インチマスクはハイパーNAへの布石となるか？

TSMC、Intel、Samsungが参画する6×12インチマスクのエコシステムは、高NA EUVだけでなく、その先のハイパーNAを見据えた基盤にもなり得る。

NAがさらに高くなれば、光学系や露光領域に対する制約は一段と厳しくなる可能性がある。大判マスクを利用できる製造・搬送・検査・設計環境を高NA EUVの段階で整えておけば、次世代の露光技術へ移行する際の障壁を下げられる。

Intelが6インチマスクによる現行環境で量産技術を磨き、SamsungがDRAMへ用途を広げ、TSMCが6×12インチマスクによる将来の量産インフラを整える。3社の取り組みは異なるが、結果として高NA EUVを幅広い製品へ適用するための技術と市場を形成するものとなる。

ハイパーNAの導入が本格的に議論されるのは、高NA EUVが量産技術として定着し、その解像度や生産性の限界が見え始めた段階になるとみられる。

それまでの焦点は、装置を導入したかどうかではなく、3社が高NA EUVを使ってどこまで工程数を減らし、歩留まりと生産性を高め、装置投資に見合う経済効果を示せるかにある。

高NA EUVは研究開発から量産へ移行し始めたばかりである。Intelの量産実績、SamsungのDRAMへの早期導入、TSMCの大判マスクを含む段階的な展開が、高NA EUVを一部のクリティカルレイヤに用いる技術から、2030年代の先端半導体製造を支える共通基盤へ広げられるかを左右することになりそうだ。