TSMCが2030年より高NA EUVの適用を計画、ASMLと高NA EUV向け12インチマスク開発で協力

この半導体ニュースのまとめ

・TSMCとASMLが高NA EUV向け12インチマスクの共同イニシアティブを開始
・2031年までにパイロットラインを構築し、2033年までに量産対応を目指す
・TSMCは2030年から先端プロセスの量産に高NA EUVを導入する意向

TSMCとASMLは9月8日、高NA EUV露光技術に用いるフォトマスクを、現行の6インチから6×12インチへ大型化するための共同開発イニシアティブを開始したことを発表した。

両社は9月7日、米カリフォルニア州モントレーで開催される国際光工学会(SPIE)主催の半導体関連技術の国際カンファレンス「SPIE Photomask Technology + Extreme Ultraviolet Lithography 2026(SPIE 2026)」に先立つ形で同イニシアティブを発足。高NA EUVを採用する半導体メーカーや、フォトマスクをはじめとする主要サプライヤも参加に関心を示しているという。

12インチマスクでスティッチングの制約を解消

高NA EUVは、投影光学系の開口数を従来のEUV露光装置のNA=0.33からNA=0.55へ高めることで、より微細な回路パターンの形成を可能にする露光技術。

ただし高NA EUVでは1回に露光できる領域が従来のEUV露光装置よりも小さくなるため、現行の6インチマスクを利用して大型の回路パターンを形成する場合、2つの露光領域をつなぎ合わせるスティッチングが必要になっていた。

これを12インチマスクへと移行することで、1枚のマスクで扱えるパターン領域を広げることが可能となり、2枚の6インチマスクを用いる際のスティッチングに伴う制約を解消することができると考えている。ASMLとTSMCは、露光装置の生産性向上や製造工程の簡素化を通じて、将来世代の先端半導体における製造コストの低減につながると説明している。

高NA EUVの導入初期は6インチマスクを使用し、関連する製造設備やサプライチェーンの準備が整った段階で12インチマスクへ移行する計画となる。

2031年までに12インチマスクの試作ラインを構築

共同イニシアティブでは、2031年までに12インチマスクのパイロットラインを構築し、2033年までに同マスクを用いる高NA EUV露光システムを先端プロセスの量産へ導入できる状態とすることを目指すとしている。

12インチマスクの実用化には、露光装置だけでなく、マスクブランクス、描画、検査、欠陥修正、洗浄、保管、搬送など、マスクの製造から半導体工場での利用までを担うエコシステム全体の対応が必要となる。

半導体工場でも、マスクを収納する容器や自動搬送システム、露光装置への受け渡し機構などを新たな寸法へ対応させる必要がある。EDA分野についても、12インチマスクの露光領域を前提としたフロアプランやマスクデータの生成・検証など、設計フローの整備が求められる。

TSMCとASMLは、半導体メーカー、マスクメーカー、装置メーカー、EDAベンダー、材料メーカーなどへ参加を呼びかけ、標準規格や製造インフラ、関連技術を業界横断で整備する方針である。

TSMCは2030年から高NA EUVを量産導入へ

TSMC自身としては、2030年から先端プロセスの量産にASMLの高NA EUV技術を導入する意向を示している。

当初は現行の6インチマスクを使用し、その後、12インチマスクへ段階的に移行する予定。既存のマスク製造・搬送インフラを活用して高NA EUVの導入を始め、大判マスクを利用できる環境が整った段階で露光装置の生産性やコスト効率をさらに高める考えだ。

AI用途の拡大に伴う半導体の高性能化ニーズは留まるところを知らず、その実現に向けたプロセスのさらなる微細化を実現するためにトランジスタ構造が複雑化する中、TSMCはそうした先端プロセスノードの進展に応じて、高NA EUVによる露光が必要となるマスクレイヤ数も増加すると予測している。

高NA EUVの適用範囲が拡大すれば、マスク寸法やスティッチングの有無が露光工程の生産性と製造コストに与える影響も大きくなる。このため、TSMCは高NA EUVを導入する2030年以降の先端プロセスを見据え、12インチマスクの量産基盤を事前に整備することを目指すという。

Intelは現行の6インチマスクによる量産を推進

高NA EUVを巡っては、すでにIntel FoundryがIntel 18Aの一部レイヤへの適用を進めており、装置認定、研究開発、量産を含む処理ウェハの枚数が累計で100万枚を超えたことを明らかにしている。

Intel Foundryも現状は6インチマスクを使用する形で、露光領域に合わせたフロアプランやスティッチングを活用して高NA EUVの早期導入を進める方針を示している一方、すでに3年以上にわたって大判マスクに向けた連携をASMLと取り組んでいることも明らかにしている。

なおTSMCとASMLは同イニシアティブを通じて、業界各社との連携を通じて高NA EUVの生産性を高め、将来世代の先端半導体における製造コストの低減と量産規模の拡大につなげていくとしている。