IntelとASMLが高NA EUVの量産活用を加速　累計100万枚超のウェハ処理を達成

この半導体ニュースのまとめ

・Intel Foundryにおける高NA EUVを活用して露光したウェハ枚数が累計100万枚を突破
・Intel 18Aの一部レイヤに適用し、従来のNA 0.33 EUVと同等以上の性能を確認
・現行の6インチマスクによる量産対応と将来の6×12インチマスクへの移行を推進

Intel FoundryとASMLは9月7日(米国時間)、米カリフォルニア州モントレーで9月8日から11日にかけて開催される国際光工学会(SPIE)主催の半導体関連技術の国際カンファレンス「SPIE Photomask Technology + Extreme Ultraviolet Lithography 2026(SPIE 2026)」に併せ、高NA EUV露光技術の量産適用と、将来の大規模展開に向けた進捗を発表した。

それによるとIntel Foundryでは、初期の装置認定や試験、研究開発、Intel 18Aの一部レイヤにおける量産を通じ、高NA EUVで処理したウェハが累計100万枚を超えたという。重ね合わせ精度、スループット、装置稼働率についても、同社が想定した水準に達しているとしている。

• 

  オレゴン州にあるIntelのFab 25工場に設置されたASMLの高NA EUV露光装置「EXE:5000」 (出所:Intel)

Intel 18Aの一部レイヤで高NA EUVを量産適用

高NA EUVは、投影光学系の開口数を従来のEUV露光装置のNA=0.33からNA=0.55へと引き上げることで、より微細なパターン形成を可能にする露光技術である。

Intel Foundryは、Intel 18Aで製造する「Intel Core Ultra Series 3」(開発コード名:Panther Lake)の一部製品の特定レイヤで高NA EUVを適用していることをすでに明らかにしている。

高NA EUVで形成されたレイヤは、従来のNA=0.33のEUV露光装置であるASMLの「NXEプラットフォーム」で形成した同等レイヤと比べて、同等以上の性能を実現しているという。

Intel Foundryは2024年、米オレゴン州ヒルズボロの研究開発拠点へ、ASMLの商用高NA EUV露光装置「TWINSCAN EXE:5000」を他社に先駆ける形で導入。その後、量産装置の認定やプロセス開発を進め、2026年にIntel 18Aの一部レイヤに高NA EUVを適用したロジック製品の出荷を開始したことを明らかにしていた。

累計100万枚という処理実績には、装置認定や研究開発段階のウェハも含まれるものの、高NA EUVが研究開発用途から量産環境で継続的に運用される段階へ進みつつあることを示すものとなる。

現行の6インチマスクで顧客の導入を支援

高NA EUVでは、光学系の高NA化に伴い、1回で露光できる領域が従来のEUV露光装置よりも小さくなる。そのためダイサイズが大きな半導体チップに適用するためには、露光領域に合わせた回路配置や、複数回に分けて形成したパターンを接続する技術が必要となる。

Intel Foundryは、高NA EUVの露光可能領域に回路を収めるフロアプランに加え、複数の露光領域を高精度に接続するレチクルスティッチングと、対応するプロセス・デザイン・キット(PDK)を顧客へ提供することで、こうした課題解決を提案しているとのことで、PDKの活用などにより、顧客は、業界標準の6インチマスク(6×6インチ)を使用しながら高NA EUVを導入し、そのメリットを享受することができるようになるとする。

現行のマスク製造・搬送インフラを全面的に刷新する必要がなく、スティッチングを利用すれば、単一の露光領域を超える大型チップにも高NA EUVを適用できるとしていることを踏まえ、Intel Foundryでは、短期的にはスティッチングを使用する場合と使用しない場合の双方について、6インチマスクによる高NA EUVの量産環境を整備する方針だとする。

SPIE 2026でスティッチングの量産技術を報告

SPIE 2026においてIntel FoundryとASMLは、6インチマスクを用いた高NA EUVのスティッチング技術を報告する予定としている。9月8日に、ASMLのJan van Schoot氏が「Scanner and mask requirements to support half field stitching」と題し、ハーフフィールド露光のスティッチングに必要な露光装置とマスクの要件を説明するほか、Intel FoundryのKimberly Pierce氏が、「High-NA EUV: stitching for manufacturing」と題して、スティッチングを量産へ適用するための技術と検証結果を紹介する予定であり、両社は、装置、マスク、プロセス、設計環境を組み合わせた量産対応を進め、顧客が現在のマスク規格を維持しながら高NA EUVの微細化効果を利用できるようにすることを提案する模様である。

将来の6×12インチマスクに向けた業界連携を模索

なおIntel Foundryは、6インチマスクによる実用化と並行する形で、将来の高NA EUVの適用拡大を見据えた6×12インチの大判フォトマスクの開発も推進していることを強調している。

同社は3年以上にわたってASMLのほか、フォトマスクメーカー、自動化サプライヤ、EDAベンダー、材料サプライヤ、半導体メーカーなどと密に連携することで、大判マスクに必要な規格や製造インフラ、関連技術の整備を進めてきたという。

これまでのマスクサイズと異なる6×12インチマスクの実用化には、マスクブランクス、描画、検査、欠陥修正、洗浄、保管、搬送など、フォトマスクの製造から半導体工場での利用までサプライチェーン全体の対応が必要になってくる。EDA環境についても、大判マスクに対応したフロアプランやマスクデータ作成などの設計フローが求められるようになる。

そのためIntel FoundryとASMLは、当面は6インチマスクとスティッチングによって顧客による高NA EUVの導入を支援しつつ、中長期的には6×12インチマスクへ移行する段階的な戦略を進めるとしている。

AIアクセラレータなどの大型・高密度な半導体への適用を見据え、量産環境で得たデータを装置のセットアップや稼働率、製造フローの改善へ反映するとともに、マスクを含むエコシステムの整備を進めていくことで、Intel Foundryの顧客に向けた高NA EUVの採用拡大につなげていきたいとしている。