imec、ASML、TSMCが2D材料トランジスタの300mm統合技術を発表、50nm CPPのnFET/pFETを実証

この半導体ニュースのまとめ

・ASML、TSMC、imecが、2D TMD材料を用いたnFET/pFETの300mm統合プロセスを発表
・MoS₂チャネルのnFET、WS₂/WSe₂チャネルのpFETで、50nm CPPのスケーリングを実証
・単一パターニングEUV露光を活用し、超微細ロジックやBEOL、ウェハ裏面応用に向けた2D材料トランジスタの実用化を前進

imecは、ASMLおよびTSMCと共同で、2次元材料ベースのnFETおよびpFETを300mmウェハ上に統合する堅牢かつスケーラブルなプロセスを開発したことを発表した。同成果は、2026 IEEE/JSAP Symposium on VLSI Technology and Circuitsで発表されたもので、2D材料トランジスタの量産適用を前進させる取り組みとなる。

2D遷移金属ダイカルコゲナイド(TMD)は、原子層レベルの薄膜材料で、Siチャネルに代わる次世代チャネル材料として期待されている。極薄チャネルでも良好な静電制御性を維持できることに加え、超短チャネル長でも一定のキャリア移動度を確保できる可能性があるため、超微細ロジックのほか、BEOLやウェハ裏面アプリケーションにも適用できる技術候補と期待されているが、これまでTMDベースのnFETおよびpFETを実用的な寸法で提供しつつ、実験室で実証された性能を維持できる300mmウェハ統合プロセスは存在していなかった。

今回の研究では、MoS₂をチャネル材料とするnFETと、WS₂またはWSe₂をチャネル材料とするpFETについて、50nmのコンタクトポリピッチ(CPP)を実現。imecによると、2D TMDベースのn/pFETで50nm CPPを300mmウェハ上に実証したのは世界初であり、その状態で2D nFET/pFETの性能を維持できたことは産業応用に向けた進展になるという。

また、バックエンド互換性を意識した300mm統合アプローチとして設計されており、MoS₂、WS₂、WSe₂以外の2Dチャネル材料にも適用可能だとする。nFETとpFETを同一300mmウェハ上に統合するCMOSライクなプロセスとして、動作トランジスタ比率は94％に達したとされ、プロセスの堅牢性と安定性も示された。

さらに、nFETとpFETの双方で良好な電流-電圧特性が確認されたほか、ゲート電圧0V時のオフ電流についても、両極性のトランジスタで低い値を示したという。特に、WSe₂チャネルを用いたpFETでは、研究室レベルで報告されてきた高性能デバイスに近い性能を示したとする。