AMD Instinct MI455Xを読み解く、HBM4と2nmでAI特化へ - AMD Advancing AI 2026

「AMD Advancing AI 2026」での発表を踏まえたEPYCのアップデートに引き続き、今回は「Instinct MI455X」のアップデートをお届けしたい。先に断っておくと、同じInstinct MI400シリーズでもInstinct MI430Xに関しては基調講演に続くTechnical Sessionでも説明が一切なかった。そのため今回はInstinct MI455Xに限っての説明となる。

といっても、例えばHBM4の容量が432GB、Bandwidthが23.3TB/secというあたりはInstinct MI455Xと共通であり、またピーク性能もInstinct MI455XのMatrix/Vector FP32が315TFlopsなのに対しInstinct MI430XはFP64で288TFlopsとかなり近い数字を出しているあたり、内部構造的にはInstinct MI455Xと近く、ただダイとしては別のモノという感じになっているような気がしなくもないのだが、これは単に筆者の推測でしかない。

Instinct MI455Xは8つのGPUダイと12個のHBM4を搭載

話をInstinct MI455Xに戻す。基調講演の記事でも紹介したが、Instinct MI455Xのサイズはかなり大きい(Photo01,02)。

Photo01:左上がMI455X。右下のVenice SP7と比較してもその差は一目瞭然。よくこれをCoWoS-Lで実装出来たな、と思うレベル

Photo02:当然MI455Xを搭載するカードも一回り大きい。縦はCOM-HPC Size D(160mm×160mm)と同程度だが、横は明らかにCOM-HPC Size E(160mm×200mm)よりデカい

まぁ8つのGPUダイと12個のHBM4を搭載する(Photo03)のだから、この位大きくなるのも当然かもしれないが。

Photo03:このダイの中身がわかるような写真の高解像度版が一切公開されていないあたりが何か意図を感じなくもない

XCDは2nm、FCD/IODはTSMC N3Pで製造

構造そのものはInstinct MI300シリーズにやや似ているが、実際はやや複雑な構造になっている。4つのXCD(GPUダイ)がFCD(Fabric ＆ Cacheダイ)にSoICを利用して3次元的に接続されている。このFCDには6つのHBM4へのI/Fが搭載されており、さらにFCD同士の接続用I/Fに加えてI/O用のダイ(IOD)の接続もサポートしている。最終的にXCD×8がFCD×2の上に載り、このFCD同士およびIOD×2、それとHBM4×12がCoWoS-Lで製造されたインターポーザーの上に実装されるという構図だ。

製造プロセスも変わっており、MI355XがXCDはTSMC N3P、IODがTSMC N6だったのに対し、MI455XではXCDが2nm(恐らくTSMC N2)、FCDがTSMC N3P、IODもTSMC N3Pとなっている。XCDに関しては回路の複雑化に加えて、より多くのWGP(WorkGroup Processor)を搭載するのが目的であり、一方FCD/ICDに関しては信号の高速化に対応するのが目的ではないかと思われる。

Photo04:MI355Xの時は、FCDとIODが一体になっていた。今回FCDとIODを分離した形となる

Photo05がXCDとFCDの構成図である(Photo05)。

Photo05:34WGPで2WGPが冗長扱いというのはちょっと理解しがたいというか、2WGP分の面積を他の処理に充てているのかもしれない。ただ後で出てくるように個々のWGPは割と横長なので、2×17という形で実装されている可能性はある

CU単位からWGP単位の制御へ移行

Instinct MI355Xの構成(Photo06)と比較すると判りやすいがInstinct MI355XまではCU(Compute Unit)単位での制御だったのが、Instinct MI455XではWGP単位の制御となる。XCDあたりInstinct MI355Xは32CU(物理的には36CUで、うち4CUが冗長CU扱い)、Instinct MI455Xは32WGP(物理的には34WGPで、うち2WGPが冗長WGP扱い)ということになる。

Photo06:これはAI Advanced 2025におけるスライド。L2の持ち方なども違っている

FP4演算をハードウェア対応、ピーク性能を大幅向上

Instinct MI355Xの場合、2CPUで1つのWGPを構成していたから、仮にInstinct MI455XをCUで表現すると、ざっくり64CU相当ということになる。実際の性能は？　という話だが、Instinct MI355XにおいてCUのShader Coreは128 FP32/cycleで処理が可能だったから、演算器としては512Bytes/cycleでの処理が行えた計算になる。これに対しCDNA5のホワイトペーパーによればInstinct MI455XのWGP PrivateはSIMDが4つ搭載されている。各々がSIMD32だとすれば1cycleあたり256 FP32/cycleの処理が可能(Photo07)となっており、もう単純に演算ユニットの数が2倍になっている訳だ。2025年のAI AdvancingではInstinct MI400シリーズの性能がInstinct MI350シリーズの2倍(MI355xはFP4/FP8が20/10PFlopsなのに対しInstinct MI400シリーズが同じく40/20PFlopsと予告されていた)になると説明されていたが、その理由がこれである。実際には動作周波数などの問題もあるから正確に2倍になるかどうかは怪しいが、少なくとも1cycleあたりの処理性能は2倍になっている訳だ。

Photo07:CDNA 5 ホワイトペーパーが早めに公開されたのは喜ばしい

厳密に言えば、ことFP4とかに関してはピーク性能は4倍になっている(Photo08)。

Photo08:ちなみにこのスライドでMXFP8が“Up to 4X”になっているが、これはMI355XのMatrix FP8ではSparsityで10Flops、Non-Sparsityでは5PFlopsという処理性能であり、このNon-Sparsityと比較しての数字と思われる

これはどういう話かといえば、Instinct MI355Xまではハードウェア的にはFP8までの対応になっており、FP6/FP4に関して言えばデータ型変換を行わなくてもそのままFP4/FP6のデータをFP8の演算器で処理できるという仕組みになっていた。だからピーク性能はFP4/FP6/FP8が全部同じだったわけだが、今回Instinct MI455Xでは演算器がハードウェア的にFP4に対応しており、なのでFP4のピーク性能がFP8の2倍になっている。で、演算器の数そのものが2倍だからピーク性能4倍という訳だ。

L2キャッシュはFCD側に集約、Infinity Cacheは廃止

これを支えるキャッシュ/メモリの構成も大幅に変更された(Photo09)。

Photo09:Broadcast Arbitratorに関してはホワイトペーパーにも説明が一切ない。図を見る限りは、L2から様々なキャッシュというかバッファに対して一元的に命令やデータのやり取りを行うための仕組みという感じではあるが

左がInstinct MI355X、右がInstinct MI455Xであるが、

Vector RegisterはWave32向けに再設計され、WGPあたり2倍となる64 Waveが利用可能になった。またVector Registerのアドレッシング機能が強化され、1Waveあたり1024のVector Registerのサクセス可能となった(従来は256)。Scalar Registerも容量が大幅に強化。Waveあたり128のScalar Registerにアクセス可能となった。
LDS(Local Data Store)が再設計され、WGPのData Cacheとしても利用できる様になり、また容量も160KB→320KBに倍増された。さらに64KBのVector Cacheも統合され、合計で384KBになった。
各WGPには新しくTDM(Tensor Data Mover)が搭載された。これはSGPRから指示が渡され、Kernelの動作とは非同期にTensor Dataの移動が可能になった。
新たな機能として、データを中間レジスタに一時格納せず、LDSとDRAMの間で直接データ転送が可能になった。これによりデータ移動のオーバーヘッド削減、レイテンシの低減、データ移動処理のための演算リソース削減などが可能となった。
XCUへのL2の搭載は省かれ、その代わりにFDCの方に96MBのL2が搭載される。これに伴い、Instinct MI355XのInfinity Cache(事実上のL3)は廃されることになった。容量は256MB→96MBと大分減ったが、L2の帯域そのものは27TB/secに達する(この数字も計算の根拠が良く判らないのだが)。HBMの帯域が大幅に増えた事を受けて、容量を減らしても帯域でカバーするという方向に切り替えた模様だ。
HBM3e×8ch→HBM4×12chに更新。Instinct MI355Xの場合はPinあたり8Gbpsで、8Gbps×1024ch×8stack＝8TB/secだったが、Instinct MI455XはPinあたり7.6Gbpsあたりで、7.6Gbps×2048ch×12stack＝23.34TB/secという計算になる。速度そのもので言えばInstinct MI355Xよりも若干落ちる計算だが、HBM4世代からはバス幅が2048bitになり、おまけにStack数も8→12に増えているから、帯域そのもので言えば2.9倍になっており、演算性能の2倍を上回る性能である。もっともFP4とかで言えば性能4倍だからこれには追い付かない計算だが、これに追い付かせようとするとHBM4を16個搭載という事になり、これは流石に難しいという事だろう。

IODはPCIe Gen6、Infinity Fabric、UALink/UALoEに対応

最後がIODである(Photo10)。

Photo10:IOD1個あたり、7ch(or x16 6ch+x8 1ch)のPHYが実装されている様に見える

そもそも同じTSMC N3Pだから一緒にしてしまえば、という考え方も無くは無いのだが、(断言は出来ないが)FCDの寸法がReticle Limitギリギリで、これ以上伸ばすとそもそも製造できない可能性がある(というかFCD+IODだと間違いなく30mmを超えてそうで、これを製造するのは困難だろう)。あとあまり大きなダイだと当然歩留まりも下がる。ダイ同士の接続用のPHYが必要になるといったデメリットはあるにせよ、IODを分離したのは構成としては妥当と思われる。

さてPhoto10を見ると、左のIODと右のIODで異なるように見えるが、これは単に用途の使い分けという話で、IOD自身は共通と思われる。そもそもVeranoが112GのxGMIIを搭載している事はすでにご紹介したが、IODもこれに準拠する形で112GbpsのPHYを搭載しているものと考えられる。

用途としては、

PCIe Gen6(Hostその他接続用)
Infinity Fabric(MI455X同士の小規模接続 or EPYCとの接続)
UALink
UALoE(UALink over Ethernet)

の4種類がある(Photo11)。

Photo11:こちらの詳細は別の原稿で説明した。なんというか随分NVLinkに寄せて来た格好だ

このUALoE周りというかHeliosのラックアーキテクチャは次の原稿でご紹介するとして、要点としては、

PCIe Gen6はx16構成。恐らく信号速度を64GT/secに落として接続。これが1ないし2ch利用可能だが、UALink128と排他利用。
Infinity Fabric利用時は64Gbps x16構成でHostと接続(Bi-Dirで256GB/secなので、片方向あたり128GB/sec。x16だとすると信号速度は64Gbps)。
UALink128は112Gbps×8で1本のLinkを構築。これはPensando Vulcano接続用で、都合3本。PHY的には2x16で32本分のLinkがあるが、うち24本を利用する格好。
UALoEは各々のInstinct MI455Xから18本のLinkが出るが、1本のLinkの信号速度は200Gbps(つまり100Gbpsの銅配線が2本で1本のLink)となる計算。なのでUALoE用にはトータルで112G×36が占有される。

という感じに見える。ここから考えると、IoDは112Gbps×16のPHYを3組+x8を一組(or112Gbps×8のPHYを7組)搭載しているものと考えられる。

実のところ、UALoEに関してはもう少しレーン数が多くても良さそうな気がする(200Gbps×18ではなく400Gbps×18とか、200Gbps×32とか)のだが、それをやるとSwitchの側が(配線の物理的な量と消費電力の両面で)破綻する可能性もありそうな気がする(これについては次の原稿で解説したい)。そもそもUALoEのLinkも仕様では最大18レーンとなっているが、Heliosラックではこのうち12レーンしか使わない事になっている。そう考えると、IODのPHYをフルに使い切る訳ではないが、この位でとどめておくのが無難なのかもしれない。

FP64やINT8よりもAI向け演算に特化

最後に性能について。Photo12があくまで理論性能ではあるが、主なスペックである。

Photo12:ちなみに動作周波数はPeakで2.4GHzとされるが、TBP(Total Board Power)は現時点では未公表である

Instinct MI355Xではそれでも一応FP64(Vector FP64)が性能こそ低い(78.6TFlops)ものの一応サポートされていたが、MI455XではそもそもFP64への言及がない(ホワイトペーパーにも記載がない)あたりはサポートから外れたらしい。これに関しては必要ならInstinct MI430Xを使え、という事なのだろう。というかホワイトペーパーに出てくるピーク性能を比較したのが表1であるが、