この半導体ニュースのまとめ
・キオクシアが第9世代BiCS FLASH 3次元フラッシュメモリ技術を採用した1TビットTLC製品のサンプル出荷を開始
・AI PCやスマートフォンなど、低容量から中容量帯で高性能が求められる用途を想定
・230層積層プロセスと最新CMOS技術でNANDインタフェース速度4.8Gbpsを実現
第9世代BiCS FLASH 1TビットTLC製品のサンプル出荷を開始
キオクシアは7月30日、第9世代BiCS FLASH 3次元フラッシュメモリ技術を適用した1TビットTLC(Triple-Level Cell、3ビット/セル)製品のサンプル出荷を開始したことを発表した。このサンプルは製品評価を目的としたものであり、量産品とは仕様が異なる場合があるという。
同製品は、主にAI PCやスマートフォン(スマホ)など、低容量から中容量帯で高性能が求められるアプリケーションをターゲットとしたもの。生成AIやオンデバイスAIの普及に伴い、PCやスマホでもAIモデルや関連データを端末内で高速に扱うニーズが高まっており、組み込みストレージやクライアント向けSSDに用いられるNANDにも、性能とコストのバランスが求められるようになっている。
第8世代ベースの230層プロセスと最新CMOS技術を融合
第9世代BiCS FLASHは、第8世代BiCS FLASHをベースとした230層積層プロセスのメモリセル技術と、最新のCMOS技術を組み合わせて開発されたものとのことで、これにより第10世代BiCS FLASHと同等水準の4.8GbpsというNANDインタフェース速度を実現している。
NANDインタフェース速度の向上で、AI PCやスマホなどにおけるAIアプリケーションの起動、モデルやデータの読み出し、画像・動画・音声データの処理などでのストレージアクセスの高速化が期待できるようになる。
第10世代との二軸開発戦略
キオクシアは、CMOS directly Bonded to Array(CBA)技術とOn Pitch Select Gate Drain(OPS)技術を活用した独自の二軸開発戦略を進め、用途に応じたNAND製品の提供を目指している。
CBAは、CMOS回路のウェハとメモリセルアレイのウェハを、それぞれ最適な条件で別々に製造した後に貼り合わせる技術で、第8世代BiCS FLASHから採用。メモリセルアレイと周辺回路を個別に最適化できる点を特徴としている。
一方のOPSは、未使用のメモリホールを削除することで、ビットラインを短くし、ワードライン容量を減少させる技術で、読み書き性能や電力効率の改善を可能とする。
第9世代は、こうした第8世代ベースの230層積層プロセスのメモリセル技術と最新のCMOS技術を組み合わせることで、投資コストを抑えつつも高性能化を可能とする製品群という位置づけ。一方の第10世代は、積層数を332層へと増加させることで大容量かつ高性能化を実現する製品群という位置づけで、それぞれ目指す方向性が異なっている。
第9世代は投資効率と性能の両立を重視
NAND市場では、AIデータセンター向けの大容量・高性能なエンタープライズSSDの需要拡大が注目を集めるが、その一方でAI PCやスマホ、タブレット、エッジ機器などでは、多くても2TB程度で高速転送が可能なSSDやeMMC/UFSが求められることとなり、必ずしも高積層なNAND製品が必要というわけではなく、むしろコストや電力効率、性能、容量のバランスが重視される傾向がある。
第9世代BiCS FLASHは、低容量から中容量帯の高性能アプリケーションに向けた過度な投資負担を抑えながら性能を高める製品群として位置付けられており、サプライヤとしての投資を抑えつつ、ユーザー側の価格や実装面積、消費電力といったニーズに合致することを目指したものとなることが期待されている。
AI搭載端末向けストレージ需要の拡大に対応
生成AI、エージェンティックAI、オンデバイスAIの広がりは、AIの処理をデータセンターから端末側へと拡大する流れを生み出している。機微の情報についても端末内で処理することができるようになれば、プライバシーの観点からもリスクを減らすことが期待されている。
ただし、そうしたデータが端末に溜まっていくとなれば相応の容量が必要となり、読み出し/書き出し速度もユーザーのストレス軽減のために必要となり、かつそれを低コストで提供する必要がでてくる。キオクシアとしては、今回製品化した第9世代BiCS FLASH 1TビットTLC製品を通じて、そうしたエッジAI端末のストレージ需要に対応していこうとする姿勢が見えてくる。
なお、同社は今後も、グローバルなパートナーシップを強化しながら技術革新を進めていくことで、AIインフラを支える製品を提供していくとしている。