AMDは8月28日、都内でECS(Embedded Computing Summit) 2026を開催した。

このイベントは世界13都市を回るもので、Asia Pacific/Japanは日本が最後(バンガロールで8/20、ソウルで8/25に行われ、東京は8/28だった)であり、この後ポーランドのクラクフ、ドイツのフランクフルトを経て10月8日のパリで終わる、半年間にも及ぶイベントである。これに併せ同社は記者説明会を開催、同社のフィジカルAIに関するソリューションを説明した。この内容を簡単にご紹介したい(Photo01,02)。

  • 全般的な説明を担当された杉山功氏(カントリーマネージャー)

    Photo01:全般的な説明を担当された杉山功氏(カントリーマネージャー)。実は日本AMD、2023年8月に代表取締役に就任したJon Robottom氏が先日辞任されており、現在代表取締役社長が不在である。杉山氏はあくまでカントリーマネージャーであり、新しい代表取締役ではないとの事

  • 古谷憲吾氏(APACエンベデッド・セールス 技術本部 部長)

    Photo02:古谷憲吾氏(APACエンベデッド・セールス 技術本部 部長)

2035年に2000億ドル規模へ拡大するフィジカルAI市場

といっても、実は内容そのものは7月に行われたAI Advancing 2026におけるフィジカルAIの講演のほぼ繰り返しに近いのだが、一応簡単に説明しておきたい。そもそもフィジカルAIを実装しようとすると色々困難な事が多い(Photo03)が、その一方で急速に広がるマーケットでもあり、2035年のTAMは2000億ドルと予測されている(Photo04)。

  • 今年1月のCESに置けるLisa Su CEOの説明

    Photo03:これは今年1月のCESに置けるLisa Su CEOの説明

  • これは推定だから、実際ここまで積みあがるかどうかは議論はある

    Photo04:もちろんこれは推定だから、実際ここまで積みあがるかどうかは議論はあるだろうが、とりあえずここに向けてアドレスしておくことは必要、という判断は理解できる

ユニファイドメモリでAI処理のレイテンシを短縮

ではフィジカルAIではどんなものが必要とされるか?。そもそもフィジカルAIとは何か、を技術的に捉えたのがこちら(Photo05)で、要するに現実世界のイベントをセンサーで取得し、その内容を理解して、それを基に判断し、その結果を実行するというループから構成されるものという話である。

  • 要するにいわゆる制御ループ

    Photo05:要するにいわゆる制御ループで、ただそこで認識とか判断にAIが絡む、という事になる

物凄く乱暴に言ってしまえば、どれだけこのループを高速に回せるかで性能が決まってくる訳だが、ここで問題になるのがAIアクセラレーターとCPUのコミュニケーションのレイテンシが大きくなることだ。これをRyzen Embedded X100シリーズでは、そもそもユニファイドメモリの形で利用しているので最小限のレイテンシで抑えられる、という事を現時点では強みとして示している(Photo07)。

  • 別にCPUでなくFPGA Fabricに実装したロジックでもいいとは思う

    Photo06:別にCPUでなくFPGA Fabricに実装したロジックでもいいとは思うが、Real-Time Control以外はCPUの方が得意なジャンルである

  • CPU+NPU、あるいはFPGA+NPUという構成が強み

    Photo07:これは例えばVersal AI Edge Gen2なんかでも同じ事が言えるのだが。CPU+NPU、あるいはFPGA+NPUという構成が強みになるという訳だ

ここからのスライドに関して、先に示した記事のものは割愛するとして、Ryzen AI Embedded X100では例えばRealtime LinuxでのInterrupt Latencyが7μsを切る(Photo08)とか、競合製品と比較してより高い性能を発揮できる(Photo09)という説明があった。

  • 通常のLinuxでReal-Time動作が出来るようになっている

    Photo08:実はPREEMPT\_RTはLinux Version 6.12でMainline Kernelに統合されたので、もうReal-Time Linuxというのもちょっと正しくない(通常のLinuxでReal-Time動作が出来る)というべきなのだろうが。あと後でちょっと確認したが、名前は無いもののZephyr OSも対応しているという話だった(昨今の動向を考えると無い方が不思議だったので)

  • 問題はX100のTDPが45W~120Wとかなり大きい事

    Photo09:問題はX100のTDPが45W~120Wとかなり大きい事で、なので例えばロボティクスに実装といってもかなり大きなものでないとそもそも実装が難しいという話はある

Kria AIとFPGAが担う役割の違い

こうした形でRyzen Embedded X100をフィジカルAIに活用するための最初のステップとして、「Kria AI」と「Robotics Developer Platform」を発表した訳だが、すでに実際に評価の結果(Photo10)として、例えばNVIDIAの「Jetson Thor T5000との性能比較も示されたが、ベンチマークの数字そのものよりも、パートナーが実際にアプリケーションを移植して利用できる環境が提供されている事が重要である、としていた。

  • Concurrent Agentsは文字通りどれだけのAgentを同時に動かせるかを示したもの

    Photo10:On-Time Controlは制御ループをどれだけ高速に回せるか、Frere CPU CoreはGPUに同程度の処理をさせたときCPUはどの程度の負荷か(というか、どれだけ余力があるか)、Concurrent Agentsは文字通りどれだけのAgentを同時に動かせるかを示したものだそうだ

Kria AIとKriaは置き換えではなく併用へ

ところで先の記事では2022年のKria KR260 Robotics Starter Kitについて触れたが、この点を確認したところ「Kria KR 260 Robotics Starter KitはPhoto11で言えば、センサー(手足)とかジョイント(関節)、スパイン(神経・脊髄)といったコンポーネント制御とかセンサーのデータ取得を担う部分、一方のKria AIはブレイン(脳)にあたる部分を担うもので、なのでそもそも動かすべきアプリケーションが異なる(から互換性云々の話が出てこない)し、置き換えとかではなく両方とも引き続き提供して行く」という返事であった。

  • あくまでそれぞれのコンポーネントにどんな製品が適しているかという話

    Photo11:これはあくまでそれぞれのコンポーネントにどんな製品が適しているかという話で、x86が寄与できるのは今のところあんまり無いというのが正直なところ。まぁ制御ループの速さを考えると、FPGA Fabricで構成するのが正しいだろう

さらにKria AIというブランドが今後どうなって行くのかに関しては、杉山氏を始め複数の方に確認したものの、明確な返事が無かった。まず、Kria AIはRyzen AI Embedded X100を搭載したSOM(というかCOM-HPCボード)の事を指すのはいいのだが、どうもそれ以上の事は決まっていないようで、NPUを搭載した製品(例えばVersal AI Edge Gen2)を実装したものは全部Kria AI扱いになるか? というとそれも怪しいらしいし、逆にNPUを搭載しない製品(例えばRyzen Embedded)を実装したものはKriaになるのか? というとそういう訳でもないらしい。要するにこの先Kria/Kria AIをどうブランディングして行くのか現時点では未定なようで、なのでラインナップについても(もちろんAMDは基本的に未発表の製品ラインナップは説明しないのが原則だが)そもそも公開できるロードマップが決まっていないというのが正直なところの様に思える。

あとEmbedded+のSOM化に関しては、そもそもSOMは小さい事にメリットがある訳だが、CPU+FPGAだとどうしても物理的に大きくなりすぎるため、(仮に作ったとして)需要があるかどうかを見極めないといけない、という事で少なくともあまり積極的に展開する予定は無さそうであった。まぁ妥当な判断ではある。

最後にちょっとオマケ。会場で杉山氏がRyzen AI Embedded P100/X100を示された(Photo12)のだが、会場でたまたまお会いできたManuel Uhm氏(Director, FPGA/Adaptive SoC Product Mgmt&Marketing, AECG)がRyzen AI Embedded X100のサンプルをお持ちで、これを撮影する事が出来たので示しておく(Photo13)。

  • P100とX100

    Photo12:左がP100、右がX100である

  • Ryzen AI Embedded X100のサンプル

    Photo13:Uhm氏は以前、こちらの事前説明会の際に説明を行われた。今回もECSに同行する形で全世界を回っている模様。まぁチップはシルク以外、Ryzen AI Maxと違いが見えない