Huaweiが「ムーアの法則」に代わる「タウの法則」を発表、2031年にEUVなしで1.4nm相当の半導体量産めざす

この半導体ニュースのまとめ

・Huaweiがムーアの法則に代わる新指標「タウ(τ)の法則」を提唱
・独自の3D集積技術「LogicFolding」により、微細化に頼らない性能向上を提示
・2031年までにEUVに頼らずに1.4nmプロセス相当性能の半導体量産を目指す方針

HuawiがISCAS 2026の基調講演に登壇

中国・上海で5月24日から27日にかけて開催されている米IEEE主催の国際学会「国際回路・システム・シンポジウム(ISCAS)」で、Huaweiの半導体事業子会社であるHuawei Semiconductor社長兼 Huawei Scientist Committeeディレクタの何庭波(He Tingbo)氏が「半導体製造における新たな道筋の実践」と題して基調講演を行った内容が反響を呼んでいる。

半導体業界の新たな法則「タウの法則」を提唱

同氏は、「半導体の微細化がリソグラフィと原子レベルの限界に近づくにつれ、数十年にわたり半導体産業の進化を支配してきたムーアの法則とデナードの法則は、その効果が著しく低下してきている。デバイスの微細化を主な推進力とせずに、どのようにして機能と性能を拡張し続けることができるだろうか。この問いは未解決のままだった」とし、有名な「ムーアの法則」に代わる半導体業界の新たな法則「タウの法則」を提唱した。

ここでの「タウ(τ)」は時間を意味し、ムーアの法則が寸法の微細化を追求するのに対して、タウの法則は信号伝達時間の短縮を追求している。τは、電子工学の世界で、時定数や応答時間などの「時間」を表す記号として広く用いられているギリシャ文字である。

Huawei Semiconductor社長の何庭波(He Tingbo)氏　(出所:IEEE ISCAS)

2031年までに1.4nmプロセス相当性能の半導体量産を目指す

同氏は講演の中で、このタウの法則に基づき、Huaweiは、独自開発した「LogicFolding(ロジックフォールディング)」技術により、2031年までに1.4nmプロセスと同等の性能を持つ半導体の量産開始を目指す方針を明らかにし、「5nmより先の半導体量産にはASML製EUV露光装置が不可欠」という業界の常識をHuaweiが覆すことになると述べた。

また、トランジスタ寸法の微細化に依存してきた「幾何学的スケーリングの時代」は終焉を迎えつつあり、今後の10年間における競争力のカギは、加工寸法の微細化ではなく、「時間(τ)」の短縮にあるとの考えを示した。

ムーアの法則の本質は決して幾何学的な縮小ではなく、素子の寸法を縮小することで信号伝送時間を短縮し、パフォーマンスを向上させることだと指摘。微細化が物理的限界に近いており、業界は新たな進化の指標を必要としているとし、そこで生まれたのが「タウの法則」に基づく時間のスケーリングだとした。

その上で、その核心となる考えは、将来の技術的飛躍はもはや高価なリソグラフィ技術によるトランジスタの小型化に過度に依存するのではなく、異種デバイスの3D集積や光インターコネクトはじめ、さまざまな技術を駆使してシステム内のデータをより速く処理し、遅延をより低く抑えることにあると主張した。

Huaweiが自主開発した「LogicFolding」は、プロセスノードを進化させることなく、デジタル回路・アナログ回路・メモリ回路などを垂直方向に積層配置し、マイクロメートル級ハイブリッドボンディングで接続する技術だという。「τスケーリング」の最初の量産事例は、モバイル端末用SoC分野で実証されたとし、この技術を採用した「Kirin 2026」チップでは、トランジスタ密度が前世代の155MT/mm²から238MT/mm²へと55％向上し、性能コアの電力効率も41％改善、最大クロック周波数も約13％向上したと紹介した。Huaweiは、2035年までにトランジスタ密度は400MT/mm²超、CPUコア周波数は4GHz超に達することを目標に掲げているとする。

なお同氏は、2020年以来、すでに381モデルの量産チップでこの方法論を実践してきたとし、「今後6～10年でτを主要な最適化目標として採用する企業が、その後の10年のコンピューティングの形態を決定することになる」と述べ、Huaweiは終焉を迎えようとしている幾何学的スケーリングに依存せず、EUVを使うことなく1.4nm相当の性能を有するデバイスを開発すると宣言した。