Synopsys(シノプシス)は、TSMCの5nm以下の先端プロセスに向けたシリコン実証済みIP、AIベースEDAフロー、ならびにシステムレベルのソリューションを発表した。
複数の先端プロセス向けIPのシリコン上での動作を確認
具体的には、IPポートフォリオの拡充としては、N5、N3P、N2Pプロセスにおいて、PCIe 7.0、HBM4、224G、DDR5 MRDIMM Gen2、LPDDR6/5X/5、UCIe 64G、M-PHY v6.0といったIPで、複数のファースト・シリコン(シリコン一発完動)を達成したとする。中でも224G IPは主要なフォトニクス協業を通じて、コパッケージド・オプティカル(CPO)EthernetおよびUALinkを可能にするもので、次世代の光電融合システムに求められる帯域幅需要に対応するという。
また、N3PおよびN2Pプロセス向けシリコン実証済みファウンデーションIPポートフォリオの拡充として、低消費電力データセンター、AIアクセラレータ、モバイルネットワーク、先端クラウド・コンピューティング・プラットフォームを実現する組み込みメモリ、ロジックライブラリ、IOを提供するともしている。
さらに、N5Aにおける完全なUCIe IPのASILBソリューションを投入し、車載分野への対応を強化したともする。これは、次世代車載SoCに向けて、N5AおよびN3A上で提供される高信頼性インタフェースIPおよびファウンデーションIPのラインアップを補完するものであるという。
先端パッケージの進化に対応する各種ソリューションの拡充を実施
このほか、マルチダイ・デザインの規模と複雑性の増大への対応のために、TSMC-SoICおよび5.5倍のレチクルサイズのインターポーザに対応したCoWoSを含むTSMCの3DFabric技術に対するソリューションも強化。設計検討からサインオフ解析までをカバーする統合プラットフォームであるSynopsys 3DIC Compilerが、TSMCの3DFabric技術を用いた設計を可能にし、生産性向上につながる自動化機能を提供するほか、3DIC Compilerは、RedHawk-SC、RedHawk-SC Electrothermal、およびAnsys HFSSとも連携し、熱/電力/高速シグナル・インテグリティのマルチフィジックス解析機能を提供するという。
このRedHawk-SCによるデジタル・パワーインテグリティ解析、Totemによるアナログ・パワーインテグリティ解析、およびHFSS-IC Proによる電磁界抽出との連携は、TSMCのA16からA14へと対象を拡大するほか、Totem-SCは、N2の設計および組み込みメモリに対して大容量のアナログ電源インテグリティのサインオフを提供するとする。
また、PathFinder-SCは、マルチダイの静電放電(ESD)サインオフのカバレッジをN2へ拡張したほか、クラウドベースのマルチプロセッサおよびGPUアクセラレーションによりターンアラウンドタイムを短縮し、マルチフィジックス設計チームが熱制約の厳しい複雑な3Dアセンブリに対して迅速に反復検討できるようにしたとする。
これらのマルチフィジックスのシミュレーション/解析機能の拡張により、フォトニクス/電気/熱の各領域にわたるカバレッジが強化される。
さらに、TSMCのシリコンフォトニクス(SiPh)技術とIC(EIC)を高度にパッケージ化する「Compact Universal Photonic Engine(COUPE)」向けソリューションとしては、光路シミュレーションのAnsys Zemax OpticStudio、フォトニックデバイス・シミュレーションのAnsys Lumerical、電磁界抽出のHFSS-IC Pro、熱/電気の連成シミュレーションのRedHawk-SC Electrothermalなどが一体となって、高帯域幅のデータセンター接続に向けたコパッケージド・オプティカル(CPO)ソリューションの設計を支援することを可能としたとする。
加えて、RTL-to-GDSII製品である「Fusion Compiler」にA14対応のAIエージェント型実行支援機能を適用。NanoFlex Proアーキテクチャにより、設計フローの各段階におけるタイミング改善の機会を特定し、より高いQoRを実現するとしているほか、IC ValidatorによるAIアシストのフィジカル検証のイネーブルメントも進行中としており、DRC違反の特定と解決を加速し、より迅速にテープアウト品質の結果を得ることに取り組んでいるともしている。
なお、Synopsysでは、インテリジェントなデジタル/アナログ設計・検証フロー、最先端3Dマルチダイ設計、ならびに光電融合設計機能を統合することで、ますます複雑化するAIおよび高性能コンピューティング設計において、マルチフィジックス設計の品質向上を支援し、シリコン to システムの開発サイクルの加速を目指すとしている。
