半導体プロセスの微細化で急増する洗浄技術の課題

止まらぬ半導体産業の成長

今回のUCPSS2018シンポジウムでは、東京エレクトロンのSurface Preparation System部門にてチーフ・ストラテジストを務めるGlenn Gale氏が「半導体ウェットエッチと表面準備に関する業界動向」と題して基調講演を行った。

• 

  基調講演するTELのGlenn Gale氏

同氏は、まず半導体産業の今後について「本格的なIoT時代を迎えて、VR/AR/MR、AI, 自動運転、機械学習、ロボットによる自動化、ブロックチェーンなど、半導体の用途が大きく広がっている。情報量も爆発的に増えるので、大容量のメモリや超高速のプロセッサが必要で、今後も半導体産業は順調に成長し続ける」と話した。

これにともない、半導体デバイスも進化を続けているとして、以下のように各デバイスの進化を説明した。

• NAND:20nmノードから3D化している。32層、64層、96層…と高層化しており2021年までに200層を超えると予想される
  
• DRAM:3D化したNANDとは異なり、20nmの壁を乗り越えてさらに微細化が1Xnm　1Ynmと続行しているが、High-K材(ZrO₂/Al₂O₃/ZrO₂)を使った円柱状キャパシタのアスペクト比は高まるばかりでパターン倒壊問題がますます深刻になってきている。DRAMセル面積のさらなる縮小も20nmノードを超えて数世代で限界に達するが、その先どうするかはまだ研究段階にある
• ロジック:ノード名称は、伝統的にゲート長の物理的な長さで表現されてきたが、最近はゲート長の縮小は困難となったにもかかわらず、ノード名はx0.7倍ずつ小さな数字で表現され続けており、物理的な意味を失っている。20nmノード以降、プロセスの複雑さのためにトランジスタあたりの製造コストが低減できなくなり、最近は、技術的困難さが増したため微細化のスピードもスローダウンしてきている。7nm(2019年)以降は高価なEUVリソグラフィを導入しなければならないだろう。さらに微細化するためには、すべてにおいて技術革新を必要としている。トランジスタの構造は、伝統的なプレーナーからFinFETを経てゲート・オール・アラウンド(GAA))に替わっていく。チャンネル材料も伝統的なSiから高移動度のGeおよびIII-V族に替わり、Cu配線もエレクトロマイグレーション対策でCoおよびRuに替わろうとしている。このように、構造も材料も大きく入れ替わりながら極限まで微細化研究は進行していく

これらの変化に対応するために、洗浄技術も変化し続けているとして、Gale氏は、半導体メモリおよびロジックデバイスの技術動向とそれに伴う洗浄の課題と今後の方向について以下に記すように説明を行なった。

半導体メモリにおける洗浄の課題と対策

DRAMにおいては、STI(シャロ―・トレンチ・アイソレーション)や円柱状キャパシターのアスペクト比がそれぞれ20、40以上と大きくなってきており、洗浄・乾燥時にリンス水の表面張力でパターン倒壊が生ずる現象が顕在化している。

乾燥法もIPA乾燥→ホットIPA乾燥→パターン表面シリル化改質(後述)と変化してきているが、究極的には表面張力のない超臨界流体乾燥が必須になると思われる。また、EUVリソグラフィや新たな材料を使った多層膜の登場で、従来以上に裏面・ベベル洗浄が重要視されるだろう。

NANDにおいては窒化膜の選択エッチ向けに、新たな洗浄薬液や手法の開発が必要である。ウェハ周辺からの膜剥がれを防止するためベベル洗浄が必要である。DRAMのキャパシタ程の深刻さはないにしろ、パターン倒壊防止対策が必要である。

開発中のさまざまな新型メモリに関しては、これまでとは異なる新しい材料が採用されるため、従来の洗浄法が適用できない恐れがあり、新たな洗浄薬液の開発が必要になるだろう。

• 

  半導体メモリの技術動向とそれに伴う洗浄の課題。表の左から、メモリの種類、技術動向、補足、ウェットエッチおよび表面準備(=洗浄)の課題、今後の方向 (出典:UCPSS2018におけるGlenn Gale氏の予稿より)

ロジックデバイスにおける洗浄の課題と今後の方向

DRAM同様、パターン倒壊を起こさない洗浄・乾燥法が必要である。7nmノードからEUVリソグラフィ採用されるので、デフォーカス防止のため直前の裏面洗浄が必須となる。

また、チャンネル移動度を高めるため、SiGeのGe成分が増えるかGeを採用する方向だが、酸化防止の環境管理が重要になる。

MOLではメタルゲートの正確なエッチング、BEOLでは新たに導入されるCoやRuなどの配線材料のエッチングや、low-k材に悪影響を与えないエッチング残渣除去が求められる。

さらに半導体デバイス全体にわたって、20nmより小さいパーティクルがキラー欠陥になりつつあるので、エッチングによって膜べりのないパーティクル除去法が求められている。

• 

  半導体ロジックの技術動向とそれに伴う洗浄の課題。表の左から、ロジックの種類、技術動向、補足、ウェットエッチおよび表面準備(=洗浄)の課題、今後の方向 (出典:UCPSS2018におけるGlenn Gale氏の予稿より)

(次回は9月21日に掲載します)