Intel、「Intel 18A-P」のリスク生産を開始、Intel 18A互換で高性能化と熱特性向上を実現

この半導体ニュースのまとめ

・Intel FoundryがVLSI Symposium 2026で「Intel 18A-P」のリスク生産開始を発表
・Intel 18A比で、同一電力で9％の性能向上、同一性能で18％の消費電力削減を実現
・将来技術としてCFETやGaN+Si統合などの研究を進めていることを報告

Intel Foundryは、半導体の国際学会「2026 VLSI Symposium」において、プロセスロードマップおよび長期的なイノベーションに向けた取り組みについて発表し、性能強化版Intel 18Aである「Intel 18A-P」がリスク生産に入ったことを明らかにした。

Intel 18A比で同一電力なら9％の性能向上、同一性能なら18％の電力削減

Intel 18A-Pは、トランジスタ、インターコネクト、および設計・技術の同時最適化を組み合わせることで性能、電力効率の向上などを実現。主な改善点は以下の通り。

• Intel 18A比で、同一電力で9％の性能向上、または同一性能で18％の消費電力削減を達成。同時に、熱特性の向上と設計の柔軟性の拡大を実現
• 新トランジスタオプション「Power Boost」により、低抵抗デュアルコンタクト構造を採用。駆動電流と動作周波数を高め、熱抵抗も20～40％低減
• 形状と材料の最適化により、ビア抵抗(チップ層間の垂直接続)を10～30％改善
• 低消費電力向け、高性能向けトランジスタオプションを提供
• ULVTとLVTの間に5つ目となるロジックVtペアのオプションを追加(設計者による速度と電力の調整が可能)
• Intel 18Aとの設計ルール互換で、既存IPや設計フローの再利用が可能

• 
• 
• 
• 
• 
• 

• Intel 18A-Pの特徴 (提供:Intel)

GAAトランジスタとBSPDの有意性を強調

Intel Foundry バイスプレジデント 兼 フェローのエリック・カール(Eric Karl)氏が招待講演にて、BSPD(裏面電源供給)技術およびGAAトランジスタの優位性を説明。配線領域を11％削減し、動的電圧降下を10倍低減することで、同等の表面インターコネクト技術と比較して、最大6％の周波数向上、または15％以上の動的消費電力を削減できることを示したとする。

また、同社シリコン＆プラットフォーム・エンジニアリング事業部のマンジュ・シャマンナ(Manju Shamanna)氏が、GAAおよびBSPDを採用して製造されたCPUコアの実シリコン測定結果を発表。低電圧(約0.5V)における約30％の周波数向上を含む、より低電圧でより強力な周波数スケーリングの実証と同時に、IRドロップ(電圧降下)の低減による、効率的な動作を実現できたとする。

将来に向けた次世代半導体技術も発表

このほか、ムーアの法則の維持に向けた将来のプロセス微細化において重要となる複数の研究成果も発表したという。

CFET(相補型FET)

45nmゲートピッチで、NMOSとPMOSデバイスを垂直に積層したモノリシックCFETインバータの実証を報告。デバイスの垂直積層アーキテクチャを通じて、GAAトランジスタの先にあるプロセス微細化の継続を示したとする。

電源管理向け「GaN +Si」の統合

300mmウェハ上にて、GaNパワーデバイスと約1000ゲートのデジタル制御ブロックを含むシリコンロジックを単一チップ上に統合する技術の実証を報告。これによりシステムを複雑化させることなく、同一プロセス内で高効率かつ大規模なデジタル制御と高性能パワーデバイスの共存が可能となったとする。

サブトラクティブ・ルテニウム・インターコネクト

エアギャップを統合したサブトラクティブ・ルテニウム・インターコネクトの実証を報告。従来の銅配線と比較して最大約35％の静電容量削減と、測定可能なレベルでの周波数向上を実現。インターコネクトの微細化が進むにつれ、抵抗・キャパシタンスのスケーリングを改善する有効なアプローチとなることを示したとする。

• 

  次世代向け研究のハイライト (提供:Intel)