日本でも次世代省エネルギー情報処理を研究
IBMは世界中に12の研究施設があり(図9)、日本には東京基礎研究所がある。以前は、神奈川県大和にあったが、現在は東京都江東区豊洲に移転している(図10左)。東京基礎研究所では、ビジネス・アナリティクス、インダストリー・ソリューションズ、ワークロード最適化システム、サービス品質、 障害者アクセシビリティ技術、および サイエンス&テクノロジーなどの研究が行われている。
最後のサイエンス&テクノロジー(未来のコンピュータ・アーキテクチャ変革を担う、画期的なデバイスやそれを実現する手法の研究)研究陣だけは、研究にクリーンルームが必要なため、JR新川崎駅近くのリサーチパーク「国際ナノ・マイクロ技術産業化支援センター(NANOBIC:Global Nano Micro Technology Business Incubation Center)」に間借りしている新川崎事業所((図10右)で研究を行っている。
NANOBICには慶應義塾大学・早稲田大学・東京工業大学・東京大学の4大学がオープンイノベーションの方針のもとで共同でナノ・マイクロ領域の超微細加工技術の研究を進める「4大学ナノ・マイクロファブリケーションコンソーシアム」のクリーンルーム施設も同居しており、IBMも微細加工設備や分析機器を利用させてもらうには便利な場所だ。
新川崎事業所での研究テーマは
- 3次元積層デバイス(後述)
- 光インターコネクト(高性能CMOS 集積回路に不可欠な高帯域密度光I/O)
- 低消費電力、高速光リンク、高速光インターコネクトの高信頼性の実現
- 高密度化、低電力化、低コスト化、低電力化を実現するシリコン・フォトニクスの実装技術
- ワイヤレスインターコネクト(次世代超高速無線技術として期待されているミリ波無線通信技術の基礎・応用研究を米国T.J.ワトソン研究所と共同で研究)
- 次世代計算原理(脳神経構造を模した回路およびシステム)
など、次世代省エネルギー情報処理の研究に取り組んでいる(図11)。
3次元TSV実装は川崎で研究
半導体集積回路の集積度は、2年間で2倍に成長するというムーアの法則に従う形で成長し続けてきたが、そのサイズが物理的限界に近づいて来たことから成長が頭打ちとなってきている。3次元集積技術は、この限界を乗り越えた集積密度を可能とし、3次元配線によって、従来の2次元配線の場合と比較して全体の配線長を大幅に短縮できるため、より高速度が得られると同時に消費電力を大きく低減できる事が分かっている。IBMはこの研究を他社に先がけて進めており、積層・接合技術、樹脂封止技術、構造解析技術、冷却技術等の分野で研究開発を行っている(図12)。
現在抱えている技術的課題としては
- 狭ピッチ化、低容量化を実現するTSV(Through Silicon Via:シリコン貫通ビア)形成プロセス
- 積層接合技術の低コスト化、高歩留まり、高信頼性
- 積層デバイスの冷却技術
などがあり、つぎのような改善策と取り組んでいる。
- 超微細ピッチ接合
- IBM独自の複数チップ一括積層接合技術
- 極狭チップ間樹脂封止技術
- 熱・構造シミュレーションに基づく先進冷却技術
今までの話をまとめると、ニューロモ―フィック・デバイスを実現するためには、次のような3大チャレンジ課題がある。
- チップに中にどのようなネットワークを組み込むか
- それをどのようにデバイス回路に落とし込むか
- どのように高密度実装するか(例えば、はんだTSVを用いた3次元実装)
最後の3番目のテーマは伝統的に日本勢の強いテーマであり、山道氏の属するグループが担当している。これらのチャレンジ課題解決のために東京大学工学部と連携し、講座(東京大学社会連携講座「省エネルギーを目指した、次世代ナノ・マイクロデバイスとシステム」)を設置し広範な共同研究を行っているという。IBMは、コグニティブ・コンピューティングのためのニューロモ―フィック・デバイス開発を、米国だけではなく、日本をはじめ世界中の研究所を英知を結集して取り組んでいる。
著者注:山道氏が使用した図面の一部は非配付のため、本稿では主にIBMおよび日本IBMのWebサイトより引用した図面を使用した。このため、山道氏が会場で実際に使用した図面とは必ずしも一致しないことを付け加えておく