英国SPTSとベルギーimecが3次元ウェハ積層プロセスで提携

英国Newportを本拠とする半導体装置メーカーSPTS Technologies(イスラエルの光学式検査装置メーカーorbotechの子会社)とベルギーの半導体・エレクトロニクス研究機関imecは、米国カリフォルニア州サンフランシスコで開催されたSEMICON WESTにおいて、両社がTSV(Through-Silicon-Via:シリコン貫通ビア)を用いたビア・ミドル(トランジスタ形成工程と多層配線工程の間にTSV用のビアを形成する)プロセス採用の3次元実装プロセスを共同開発していることを明らかにした。

ビア・ミドル・プロセスでは、ビア形成後にウェハ表面をプラズマCVDで堆積した絶縁膜で被覆してウェハ表面を保護し、TSVを支持する。それからウェハ裏面を薄厚化してビアの先端を露出させるわけだが、ここで研磨やエッチングから来る不均一性のためにビアの先端の露出が不均一になりがちである。そこで、両者はドライエッチングとその場でのエンドポイント検出を組み合わせて極めて正確なプロセスを開発中である。これにより不良による再作業をなくしコスト削減ができる。最初の実験では、1.57μmのネイル高が±300nmの範囲に収まった。

両者はPECVD絶縁保護膜積層(SiO₂およびSiN)を200度以下の温度で堆積することにより、電気特性を劣化させずにウェハのそりを最小化できるとしている。絶縁膜堆積モジュールとエッチングモジュールを搭載したSPTSクラスターツールがimecの300mmパッケージラインに2015年第3四半期(7～9月)に納入されることになっている。

imecのプロセス開発担当シニアバイスプレジデントのAn Steegen氏は、「SPSTとの協業は、3次元実装開発の初期段階から装置メーカーと密接に協業して、革新的開発を促進すると言うimecの基本方針に合致するものだ」と述べている。一方、SPST社長のKevin Crofton氏は「imecは半導体バリューチェーン全体にわたる長期的な開発で中心的な役割を演じており、imecの非競争領域での研究成果は、パートナーである世界先端半導体企業をサポートしている、私たちは協力し合ってパートナーに採用されるような成果を出したい」と述べている。