Cadence Design Systemsは、ハードウェア/ソフトウェア(HW/SW)開発環境の「System Development Suite(SDS)」に「Incisive」および「Palladium XP Platform」をベースとしたインサーキット・アクセラレーションの機能を付加した他、検証ソリューション「Cadence Verification IP(VIP) Catalog」をアクセラレーション、エミュレーション向けに拡張したと発表した。
従来の分断された仮想プロトタイピング、RTLシミュレーション、アクセラレーション、エミュレーション、FPGAベースのプロトタイピングにかかる工程数やコストは、スケジュール通りに製品投入する上で課題となっている。「SDS」は、インサーキット・エミュレーション・テクノロジと、シミュレーション、アクセラレーション、およびエミュレーションを統合する環境を拡張することにより、この一部として、「Incisive」および「Palladium XP Platform」をベースとしたシステムレベル検証向けの統合環境を実現する。これにより、実際の装置を接続するインサーキット・エミュレーション環境と、RTLシミュレーション環境の解析機能を共に活用できるようになり、両方の環境の構築し維持する必要がなくなる。また、それぞれの環境に対してバグを再現し、システム部品を再モデル化するといった作業が不要となる。
新しいインサーキット・アクセラレーションを使用することで、共通の統合検証環境上でシミュレーション・アクセラレーションやエミュレーションを実行することが可能となる。これにより、システムレベル検証や根本原因解析の効率が最大で10倍向上するという。また、性能と精度の最適なバランス、既存IPの最適な活用により、システムおよびSoCの開発期間をさらに短縮させることができる。
「Accelerated VIP」は、Universal Verification Model (UVM)に準拠、シミュレーションからアクセラレーション、インサーキット・アクセラレーション、およびインサーキット・エミュレーションへのスムーズな移行を実現し、従来のRTLシミュレーションでは限界があった大規模で複雑なシステムおよびSoCの検証を可能にする。「Cadence VIP Catalog」には、ARMのAMBA AXITM 3/4およびACE、PCI Express 2.0/3.0、USB 3.0、10Gb Ethernet、SATA 3、HDMI 1.4などのインタフェース規格向けのAccelerated VIPが追加されている。
