米Cadence Design Systemsは、ネットワーク系や高性能なコンピューティング機器向けSoCの迅速な採用を可能にする40/100Gbpsイーサネット(Gigabit Ethernet:GbE)メディア・アクセス・コントローラ(MAC)と、フィジカル・コーディング・サブレイヤ(PCS)IPコアの提供開始を発表した。

同社は、すでに1GbEから最大で40GbEまでにわたる50件以上のイーサネット設計のテープアウトの実績があり、イーサネット向けソリューションとしては、検証IP(verification IP:VIP)、エミュレーション、バーチャル・プロトタイピング、およびシリコン・パッケージ・ボードのコ・デザインなどにおいて実現された独特な機能を含んだ形で提供されている。

今回提供が開始された40/100GbE MACおよびPCS IPコアは、IEEE802.3ba-2010イーサネット仕様、および待機時の消費電力を削減するEnergy Efficientイーサネットを含む関連仕様の最新バージョンをサポートしたもの。

同IPには、アプリケーションをベースとしたトラフィック管理のカスタマイゼーションのためのイーサネットアドレス・マッチ・ロジックや、フレームおよびプライオリティ・ベースのフロー・コントロール・メカニズムのようなコンフィギュラブルな機能が含まれている。

また、プログラマブルなフレーム間ギャップにより、精密なパケット・フローの管理が可能となり、機器のオーバーロードを回避できる。さらに、送受信される各フレーム単位のエラー/ステータス・ワードや、遠隔監視(RMON)、情報管理ベース(management information base:MIB)サポートを含む包括的な監視機能を提供することが可能となっている。

40/100GbE MAC IPは、隣接するPHYレイヤ・デバイスとの接続用のGビット・メディア・インディペンデント・インタフェース(XLGMIIおよびCGMII)をサポートしており、40/100GbE PCS IPは、4ないし10組の10GビットSerDesとのインテグレーションをサポートしている。

なお、MAC、PCSを含む設計IP、検証IP、エミュレーション、およびバーチャル・プロトタイピングのサポートは、すでに提供が開始されている。