この半導体ニュースのまとめ
・AI半導体の大型化に伴い、TSMCのCoWoS-Lが2028年まで先端パッケージングの主流となる見通し
・IntelのEMIB-TもGoogleなどによる採用が見込まれるが、EMIB基板の歩留まりは約45％
・イビデンや新光電気工業などの日本勢を中心に先端パッケージ基板の開発競争が激化
TrendForceによると、AI半導体の大規模化に伴い、2.5Dパッケージングではパッケージサイズの拡大が重要な課題となっているという。
NVIDIAの2026年におけるハイエンドGPU出荷台数は前年比約30％増となる見通しで、AMDも2026年後半からInstinct MI400/MI450シリーズの展開を本格化させる。クラウドサービスプロバイダ(CSP)では、GoogleがTPU v7、AWSがTrainium v3への移行を進めるなど、カスタムASICの出荷拡大も見込まれている。
こうしたAI半導体では、演算ダイとHBMをシリコンインターポーザで接続するTSMCのCoWoS-Sが広く用いられてきたがダイの大型化とHBM搭載数の増加により、シリコンインターポーザの製造は物理的な限界へ近づいている。
-
TSMCのCoWoSとIntelのEMIB-Tの仕様比較 (出所:TrendForce、2026年9月)
大規模AI半導体はCoWoS-Lへ移行
CoWoS-SはMicrosoftのMaia 200などで引き続き採用される見通しである一方、より多くの演算ダイやHBMを必要とするAI半導体では、CoWoS-Lへの移行が必要になる。
CoWoS-Lは、シリコンインターポーザへ高速なシリコンブリッジを埋め込み、演算ダイとHBMを接続する。大型パッケージへ対応しながら、ダイ間の高速通信を実現できる点を特徴とする。
NVIDIAとAMDのAIアクセラレータに加え、MetaのMTIA 400がすでにCoWoS-Lを採用しており、AWSとMicrosoftも2027年に採用すると予想されている。
ただし、大型インターポーザがパッケージコストを押し上げるほか、TSMCの供給能力も逼迫しているため、大型インターポーザへの依存を抑えられるIntelのEMIBへの関心が高まっている。
直近のEMIB-T基板の歩留まりは約45％か
EMIBは、小型のシリコンブリッジをパッケージ基板へ埋め込み、複数のダイを相互接続する技術である。Intelは配線のライン/スペースやマイクロバンプを微細化し、シリコン貫通ビア(TSV)を採用して信号経路を短縮するEMIB-Tを開発している。
Googleは2027年にEMIB-Tを採用する見通しで、AWSも評価を行っているという。ただし、CoWoS-Lが技術的な成熟度と歩留まりで先行しているため、TrendForceは2028年までAI半導体向け先端パッケージングの主流であり続けると予測する。
業界関係者によると、EMIB基板の歩留まりは2026年第2四半期の約30％から、足元では約45％へ改善。2026年第4四半期に50％、2027年第1四半期に60％へ引き上げることを目標としているという。
-
IntelのEMIB基板の歩留まり推移予測 (出所:TrendForce)
歩留まりを左右するのが、ABF基板とシリコンブリッジの熱膨張率の違いである。高温処理を繰り返してもブリッジを基板のキャビティ内へ正確に配置し、表面を平坦に保つ必要がある。また、ブリッジ底部の接合に使用する非導電性フィルム(NCF)に気泡が入り、接着性を損なう課題もあるという。
EMIB-Tの供給網にはイビデン、新光電気工業、台Unimicronなどが参加しており、日本勢は比較的安定した歩留まりを確保しているとされる。Samsung Electro-MechanicsやLG Innotekも参入を狙っており、AI半導体市場の拡大に伴い、先端パッケージ基板を巡る開発・供給競争も激しくなりそうだ。
日本発の次世代メモリ「ZAM」が商用化へ前進、SAIMEMORYと新光電気工業が協業
