アプライドマテリアルズ、3Dチップ微細化向け新装置を発表　GAAと3D NANDの成膜・選択エッチングを強化

この半導体ニュースのまとめ

・アプライドマテリアルズが、先端3Dロジックおよびメモリ向けの新成膜装置と選択エッチング装置を発表
・Centris Spectral SiN ALDは高アスペクト比構造に均一なSiN膜を低温形成し、GAAやDRAMの微細化を支援
・Producer Selectra Mo Etchは3D NANDのモリブデン配線を高精度に分離し、高多層化時代の歩留まりとスケーリングを支える

Applied Materials(AMAT:アプライドマテリアルズ)は6月15日(米国時間)、米ハワイで開催中の半導体の国際学会「2026 VLSI Symposium」に合わせる形で、より深く狭くなる3D半導体構造の精密加工に対応する2つの新装置を発表した。新たに投入したのは、窒化ケイ素(SiN)膜を形成する「Centris Spectral SiN ALD」と、モリブデン(Mo)を選択的に除去する「Producer Selectra Mo Etch」で、ロジックおよびメモリの先端プロセスノードで進む3D構造化に対応し、次世代AIチップの性能向上、エネルギー効率改善、製造歩留まり向上を後押しする狙いだ。

左が「Producer Selectra Mo Etch」、右が「Centris Spectral SiN ALD」の外観 (出所:Applied Materials)

AIコンピューティングの拡大を背景に、業界ではGate-All-Around(GAA)トランジスタや高多層3D NANDなど、垂直方向の活用を強めたデバイスアーキテクチャへの移行が加速している。ただ、こうした構造では形状が深く狭くなるにつれて、従来の成膜やエッチング手法では上部と下部に均一に材料を行き渡らせたり、狙った層だけを高精度に加工したりすることが難しくなり、結果として電気特性のばらつきや歩留まり低下が発生しやすくなり、スケーリング継続のボトルネックになりつつあるという。

GAAやDRAMの微細化を支えるSiN成膜装置

Centris Spectral SiN ALDは、そうした課題に対し、高密度マイクロ波プラズマ技術を活用して高アスペクト比の3D構造内に高品質なSiN膜を成膜する半導体製造装置となる。SiNは表面パッシベーション、絶縁分離、スペーサ形成などで広く使われる基礎的な材料だが、先端3D構造では低温で成膜しながらも高い化学的安定性が求められる。従来のプラズマ成膜では、プラズマ密度を高めるとイオン損傷が増え、逆に損傷を抑えると膜質が不十分になるというトレードオフがあった。新装置では、この問題を緩和し、複雑な微細構造の内部まで高密度かつ均一なSiN膜を低温で形成できるとする。

適用先としてはDRAMや先端ロジックが想定されている。たとえばGAAトランジスタでは、コンタクト部に高品質なライナー膜を形成することで、重要なインタフェースにおける抵抗や寄生容量を抑え、デバイス性能を高められるという。

Centris Spectral SiN ALDは、同社の新しいSpectral ALDプラットフォームをベースにした装置で、クアッドリアクタ設計や高度な前駆体供給、各種プラズマ・熱処理機能を組み合わせることで、時間分割型ALDと空間分割型ALDの両方に対応する。すでに複数の大手チップメーカーが採用しているという。

3D NANDの高多層化を支えるモリブデン選択エッチング

もう1つの新装置であるProducer Selectra Mo Etchは、3D NANDの高多層化で課題となるワード線分離に向けた選択エッチング装置という位置づけとなっている。

3D NANDでは積層数の増大に伴い、新たなメタルインテグレーション工程が必要になっている。特にモリブデン(Mo)のような低抵抗金属がワード線配線に使われるようになると、個々のワード線を精密に分離し、短絡や不要なキャパシタンスを抑えることが重要になる。これまではウェットエッチングが主流だったが、高アスペクト比の深い構造では最深部まで液相プロセスを均一に届かせるのが難しく、上部に偏ったプロファイルとなりやすかった。

同装置は、モリブデンを高選択的に除去することで、スタック全体にわたって精密かつ均一なワード線分離を可能にしたもの。高度なガス供給制御と高精度プロセス制御により、ウェットエッチングの限界を補い、高アスペクト比構造でも上から下まで均一でタイトな形状制御を実現するという。これにより3D NANDのさらなる高多層化を支え、性能、歩留まり、スケーラビリティの改善につなげる考えだ。こちらもすでに主要メモリメーカーで採用が進んでいるとしている。

3Dスケーリングの鍵はマテリアルエンジニアリングにあり

同社セミコンダクタプロダクトグループプレジデントのプラブー・ラジャ氏は、AIコンピューティングの限界に業界が挑む中で、今後の大きな成長機会はマテリアルエンジニアリングから生まれる場面が増えるとの見方を示す。トランジスタ構造からメモリスタックまで、半導体メーカーは複雑な3Dアーキテクチャにおいて、より正確な材料成膜や選択的材料除去を行う新たな手法を求めているという。同社は、今回の成膜装置と選択エッチング装置により、ロジックとメモリの両方で次のスケーリング段階を支援する差別化機能を提供するとしている。

すでに同社は今年に入って、2nm以降のGAAトランジスタと配線向けに新たな材料改質、エッチング、成膜システムなどを発表しており、AI時代のロジックや配線、メモリ、高度な3D構造に向けた装置ポートフォリオの拡充を続けている。今回の発表はその延長線上にあり、半導体の微細化が2次元から3次元へと本格的に軸足を移す中、装置メーカー側も個々の工程改善ではなく、材料・構造・形状を一体で最適化する方向へ提案を強めていることを示すものと言えそうだ。