PCI-SIGが米国時間の5月6~7日にかけて「PCI-SIG Developers Conference」を開催したが、これにあわせて「PCI Express 8.0 Base Specification Draft 0.5」をリリースした事を発表した。これについてもう少しだけPress Conferenceで説明があったので、その内容をご紹介したい。

メンバー企業による実装に向けた動きが進むPCIe 7.0

まずPCI Express 7.0(PCIe 7.0)に関しては2025年6月11日に正式に1.0がリリースされた。現在はメンバー企業がこれの実装に向けて動いている(Photo01)。

  • 新しい情報はない

    Photo01:これは別に新しい情報はない

Compliance Programに関しては現在2028年のリリースを目指して作業中との事であった(Photo02)。

  • Preliminary FYI testingはBase Specification 1.0のリリース後2年、Compliance Testは3年でリリースされる

    Photo02:ここにもあるように、Preliminary FYI testingはBase Specification 1.0のリリース後2年、Compliance Testは3年でリリースされるが、6.0は2022年1月にリリースされたのに、最終的なCompliance Programは今年の6月にスタートとあるので4年半ほど掛かったことになる

これに関しては、PCI ExpressではすでにPCIe 6.0でPAM4変調が導入されており、それもあって6.0→7.0では純粋に速度の増加だけであり、PAM4変調に関わる部分の困難さはすでにクリア出来ている(逆に言えば6.0のCompliance Programのリリースがやや遅れたのは、このPAM4周りが色々大変だったらしい)から、6.0の時のようには遅れない予定、という話であった。

実際、昨年のスライドではIntegrators Listは2025年中に出てくる筈だったのに1年ずれ込んだのは、このPAM4周りが主要因だったと思われる。

メンバー企業が本格的に活動を開始するのDraft 0.5のリリース

さて次が本命であるPCIe 8.0の話であるが、ついにDraft 0.5がメンバー企業に配布されたことが明らかにされた(Photo03)。

  • 新コネクタに関しての言及は今回は無かった

    Photo03:この新コネクタに関しての言及は今回は無かった。まだ何かしらを見せられる状態ではない、ということだろう

タイミング的に言えば、このDraft 0.5をベースにメンバー企業は、PCIe 8.0向けのPHYだったりMACだったり、あるいはコネクタやPCB、ReTimerなどの試作を一斉に開始する事になる。そして試作を行った結果を持ち寄って、Draft 0.7が出来上がる形になるわけで、ここから0.7まではそれなりの時間を要する。PCIe 7.0の場合で言えば

  • Draft 0.5(2024年4月)
  • Draft 0.7(2025年1月)
  • Draft 0.9(2025年3月)
  • Draft 1.0(2025年6月)

というタイムラインになっており、7か月ほど要している(一般には半年程度とされる)。

ちなみにこれについて、「例えば3.0→4.0は7年掛かったし、6.0の時にはDraft 0.7と0.9の間にDraft 0.71が挟まったりしたけど、今回の見通しは?」と確認したところ、今のところは通常のスケジュール通りにリリース予定、という話であった。

ちなみに7.0の電気的な変更というかPHYのEqualizer周りの仕様の変更は以前の記事でご紹介した通り、6.0から大幅に変更された格好だが、32GT/sec→64GT/secでこれなのだから、128GT/secまで引き上げられる8.0ではさらにReference RX Equalizerの構成は複雑になりそうに思えるが、まだそうした内容に関して開示するには時期尚早すぎるという話であった。

またOptical Aware Retimer ECNが策定されたという話も昨年の記事でご紹介した通りであるが、こちらもPCIe 8.0に向けてupdateを予定しているという話であった(Photo04)。

  • 将来のOptical PCIeに向けて敢えて独立させている可能性もある

    Photo04:この辺は将来のOptical PCIeに向けて敢えて独立させている可能性もある

普通ならECNはBase Specificationに含まれる方向に行きそうな感じなのだが、今のところ8.0で統合するかどうかは未定との話だった。

またPCIe 8.0ではSystem InterconnetとしてPCIeを利用するという構図が示された(Photo05)のだが、これに絡んで「Scale-up NetworkではACC-MSAとかOCI-MSAといった団体が相次いで結成されたが、これらの団体と協業する可能性は?」と尋ねたところ、「PCI-SIG does not comment on other technologies or organizations.(PCI-SIGは他の技術あるいは組織に関してはコメントできない)」というあっさりした回答だったのはちょっと残念である。

  • Scale-outとScale-upの2種類のネットワークを別に示しているところがちょっと従来とは異なる

    Photo05:これも新しい話ではないのだが、Scale-outとScale-upの2種類のネットワークを別に示しているところがちょっと従来とは異なる

ちなみにCableに関して言えば、CopperLinkをPCIe 7.0及び8.0に対応させる可能性が今回公開されたのがちょっとしたUpdateである(Photo06)。

  • CopperLinkの最初の用途はサーバーの内部接続用と考えられる

    Photo06:ぼちぼちPCIe 6.0に対応したSiliconがサーバー向けに出回り始め、ここでCopperLinkが使われている現状を考えると、7.0も同様にまずサーバーの内部接続用にCopperLinkが利用されることが想定できる

もっとも“planned”というレベルであり、少なくともPCIe 8.0はまずBase SpecificationがまとまらないとCable云々の議論がスタートできない。当面は7.0のCopperLink対応について議論するという感じになるのではないかと思われる。