AIが半導体の回路を自動設計、本田技術研究所も評価するケイデンスの新技術

この半導体ニュースのまとめ

・ケイデンスが仕様からRTLを生成・最適化する「RTL Generation Agent」を発表
・基盤モデル単体比で面積を平均24％、消費電力を平均18％削減
・本田技術研究所が次世代車載SoCで評価、仕様策定からRTL開発までの効率化を目指す

Cadence Design Systems(ケイデンス)は9月22日(米国時間)、半導体設計向けAIエージェントI「ChipStack AI Super Agent」の新機能として、「RTL Generation Agent」を発表した。

自然言語で記述した抽象度の高い仕様からRTLを生成し、EDAツールで消費電力、性能、面積(PPA)を解析・検証しながら改良する。RTLの新規生成に加え、既存RTLの機能変更やPPA最適化にも対応する。

拡張されたChipStackおよびInnoStack AI Super Agentの機能は、2026年第4四半期から一部の早期アクセス顧客へ提供する予定である。

仕様から実装可能なRTLを生成

ChipStack AI Super Agentは、半導体のデジタル設計・検証へエージェント型AIを活用する基盤という位置づけ。Super Agentが設計作業を分解し、個別のタスクに特化したAIエージェントを統括する。それぞれのエージェントは、ケイデンスの検証、論理合成、物理実装、サインオフなどのEDA技術を使用しながら、設計目標に沿って処理を進める。新たなRTL Generation Agentにより、対応範囲を検証やデバッグからRTLの生成・最適化まで拡大したという。

基盤モデルによる一般的なコード生成では、文法的に正しいRTLを出力できても、実際の半導体として実装した際のタイミングや面積、消費電力を十分に考慮できない場合がある。

RTL Generation Agentは、生成したRTLをケイデンスのEDAエンジンで解析・検証し、目標とするPPAへ近づくように改良を繰り返す。AI単体でRTLを生成するのではなく、実績のある実装・サインオフ技術を自己検証に利用することで、実用可能な品質の確保を目指すものとなっているという。

面積を平均24％、消費電力を平均18％削減

初期評価では、基盤モデルだけでコードを生成した場合と比べ、RTL Generation Agentが生成・最適化したRTLは面積を平均24％、消費電力を平均18％削減したという。同時に、機能的に100％正確なRTLを確保したとしている。

RTLの品質は、その後の論理合成や配置配線、タイミング収束、消費電力、製造コストに影響する。設計の早い段階でPPAを評価し、RTLを改良できれば、物理設計へ進んだ後に発生する大規模な手戻りを抑えられる。

また、RTLアップグレード・フローでは、既存RTLに対するアーキテクチャ変更、機能追加、新たなPPA目標への対応を自動化する。

設計者が変更内容を自然言語で記述すると、エージェントが既存RTLを解析・修正し、変更後の機能とPPAを検証する。既存IPを別の製品へ展開する場合や、設計要件の変更へ対応する際の手作業を減らし、設計資産の再利用を支援する。

本田技術研究所が次世代車載SoCで評価

本田技術研究所は、先進的な車載SoCを対象としてRTL Generation Agentを評価している。

車載SoCでは、自動運転や先進運転支援システムに必要な演算性能に加え、消費電力、チップ面積、コスト、機能安全、長期信頼性など、複数の要件を満たす必要がある。

特にSoftware-Defined Vehicle(SDV)では、車載ソフトウェアやAI機能が短期間で進化する一方、SoCの開発には長い期間を要する。将来必要となる機能や性能を見据え、限られた期間でRTLを設計・最適化することが課題となっている。

本田技術研究所は、RTL Generation Agentを活用し、仕様策定からRTL開発までの生産性向上を検証。ケイデンスとの初期協業を通じ、次世代車載SoCのPPAと開発効率をどこまで高められるかを評価している。

ただし、セーフティクリティカルな車載SoCでは、AIが生成・変更したRTLについても、形式検証や機能検証、実装後のサインオフが欠かせない。ケイデンスはAIによる生成と自己検証をEDAエンジンへ接続し、設計フロー全体で品質と一貫性を確保する方針である。

AIの役割を設計支援から設計作業の実行へ

ケイデンスは「Design for AI and AI for Design」戦略の下、半導体設計の各領域へエージェント型AIを展開している。

デジタル設計向けのChipStack、アナログ設計向けのInnoStack、検証向けのViraStack AI Super Agentを用意し、仕様策定、RTL生成、検証、論理合成、物理設計、サインオフをAIエージェントでつなぐ構想を進める。

従来のAIが設計者への提案や個別作業の支援を担っていたのに対し、RTL Generation Agentは、設計仕様を受けてRTLを生成・修正し、PPAと機能を検証するところまで実行する。

一方、製品要件や設計意図、アーキテクチャ、機能安全に関する最終的な判断は人間の設計者が担う。反復的なコード生成や解析、PPA探索をAIへ任せることで、設計者がより上位の判断へ集中できる環境を構築する狙いがある。

ケイデンスは本田技術研究所をはじめとする早期顧客との評価を進め、仕様から高品質なRTLを生成・最適化するエージェント型ワークフローを、複雑化する半導体設計へ展開していくとしている。