日清紡マイクロデバイス、実装面積を80％削減する「シリコンマザーボード」技術を確立

この半導体ニュースのまとめ

・日清紡マイクロデバイスが3次元実装技術「シリコンマザーボード」を確立
・シリコン基板の内部と両面にICや受動部品を集約し、実装面積を約80％削減
・既存パッケージ外形を採用し、民生から産業機器、車載機器までの適用を想定

日清紡マイクロデバイスは8月19日、シリコン基板の両面に回路を形成し、ICと受動部品を一体集約できる3次元実装技術(尖端パッケージング技術)「シリコンマザーボード(Si-MB)」を確立したことを発表した。シリコン基板の両面に回路を形成する技術は世界初だという(同社調べ)。

同技術は、シリコン基板の上面にコンパレータICやオペアンプIC、LDO電源ICなどの機能チップを実装しつつ、基板内部にトランジスタ、抵抗、コンデンサをウェハプロセスで形成。そして基板下面へ印刷配線を形成し、外部受動部品を実装することで、IC、内蔵受動素子、外付け受動部品を一体化するものとなる。

シリコンマザーボードの構成イメージ (出所:日清紡マイクロデバイス)

電子部品の増加に伴う大型化や調達の複雑化に対応

近年、産業機器や車載機器、通信機器などでは、高機能化に伴って搭載される電子部品の点数が増加している。その結果、製品の大型化や輸送エネルギーの増加に加え、部品の調達や供給管理も複雑化している。

こうした課題への対応として、複数のICや周辺部品を一体化する部品集約が進められているが、集約するためには、多様な部品を搭載できる設計自由度、小型化に向けた高密度実装、高負荷環境でも安定して動作する耐久性を両立する必要がある。

高密度実装技術としては、複数のダイを組み合わせるチップレットが注目を集めているものの、チップレットはICチップに特化した構造であることから、チップ抵抗やコンデンサ、インダクタなどの受動部品を搭載しにくいほか、高密度化に伴って耐久性にも制約が生じ、適用分野が限定される場合があるという。

チップレットとシリコンマザーボードの技術的特徴比較とシリコンマザーボードの概要図 (出所:日清紡マイクロデバイス)

シリコン基板の内部と両面に部品を集約

今回開発されたシリコンマザーボードの特徴は、シリコン基板の上面、内部、下面を活用して異なる種類の部品を集約できる点にある。

中でも同社が最大の特徴とするのが、シリコン基板下面への外部部品の搭載である。この構造により、従来のチップレット技術では搭載が難しかった1000pF以上の大容量コンデンサ、1Ω以下の低抵抗、インダクタなどをICと一体化できるようになった。

アナログ回路では、IC単体の性能だけでなく、周辺に配置する抵抗やコンデンサ、インダクタとの組み合わせや定数設計によって最終的な性能が左右される。シリコンマザーボードでは、ICと受動部品を一体として設計できるため、アナログICの性能を引き出すための設計自由度を高められるとしている。

ウインドウ・コンパレータの試作で実装面積を80％削減

同社がシリコンマザーボードを活用してウインドウ・コンパレータ機能を構築したところ、試作品では、シリコン基板上面に2つのコンパレータICを搭載し、基板内部にはウェハプロセスを用いて抵抗素子を形成。基板下面には印刷配線を設けてチップ抵抗を実装する形でICチップ、内蔵受動素子、外付け受動部品を1パッケージ化したところ、従来のディスクリート構成と比べて実装面積を約80％削減できたという。