ISSCC 2013 -パナソニック、ミリ波ギガビット無線チップ性能向上技術を開発

パナソニックは2月20日、次世代高速無線通信として60GHz帯を用いるミリ波ギガビット無線チップの量産化に向け、安定して無線回路性能を最大に引き出す技術を開発したと発表した。

同技術の成果の一部は、2月17日より米国サンフランシスコで開催されている「ISSCC 2013(International Solid-State Circuits Conference:国際固体素子回路会議)」にて発表された。

従来のミリ波無線回路では、性能バラつきを補うための動作マージンが必要となるため、モバイル機器向けに消費電力を低減することが難しく、薄型テレビにおけるチューナ間での無線通信など、据置機器のみと用途が限定されていた。

今回の研究では、ミリ波無線回路の性能を最大限に発揮させることを目的に行われたもので、主に2つの技術が開発された。1つ目は、バラつき補正に必要となる複数の回路ブロックを共通化した自立型送受キャリブレーション技術を無線チップに搭載したこと。2つ目は、新たな演算処理アルゴリズムの適用による回路規模の削減と、それによる低消費電力周波数領域等化技術の実現だ。これにより、受信信号の劣化を補償しつつ、消費電力を50%以上削減する信号処理回路を内蔵しながらも、無線チップと送受信アンテナを10mm角の小型モジュールに集積化することに成功した。

自立型送受キャリブレーション技術では、電源投入時に送信無線回路の周波数偏差を自動検出し、ベースバンド信号処理により補正する送信周波数偏差キャリブレーション、送受の変調波特性を劣化させる直交誤差の自動キャリブレーション、送信電力誤差の自動キャリブレーションなどを搭載することで、量産時に課題となるチップ間の性能バラつきや電源電圧変動による性能劣化を、外付け部品の付加することなく、チップ内で完結して抑えることに成功した。これらの各種キャリブレーションに用いられる回路は、他の回路ブロックと共用することにより、チップ面積の増加を抑制することで歩留りの向上が可能となったとする。

一方の低消費電力周波数領域等化技術は、多重伝搬によって発生する周波数歪みを、伝搬路推定を行ってベースバンド信号処理で等化するもので、新開発の演算処理アルゴリズムを適用することで、必要となるFFTやIFFTのサイズを小さくし、その結果として演算量を削減することに成功したほか、動作ブロックの最適制御アルゴリズムと組み合わせることで、従来技術比で約50%の低消費電力化に成功したとする。