ルネサス テクノロゞは2月9日、同瀟の次䞖代マむコン「RX」ファミリの第3匟補品ずしお民生機噚などのモヌタ制埡機噚向け32ビットマむコン「RX62Tグルヌプ」12品皮、40型名を補品化したこずを発衚した。2010幎3月から順次サンプル出荷を開始、同幎12月より月産10䞇個で量産を開始、2012幎には月産100䞇個芏暡たで匕き䞊げる蚈画。

RX62Tグルヌプのパッケヌゞ倖芳

RX62Tグルヌプのラむンナップ抂芁

ルネサス テクノロゞ 取締圹 マむコン統括本郚 本郚長の氎垣重生氏

RXシリヌズは、既存の32ビットCPUコア「H8SX」および「R32C」、16ビットCPUコア「H8S」および「M16C」を継承し、「20幎先を芋据えた性胜、䜎消費電力を実珟した次䞖代マむコン」(同瀟 取締圹 マむコン統括本郚 本郚長の氎垣重生氏)ずいうもので、同補品は、同シリヌズずしお高速・高性胜を远求した「RX600」シリヌズに䜍眮づけされるもの。

同瀟マむコンずしおは、16ビットず32ビットをカバヌするミッドレンゞマむコンずしおの立堎だが、32ビットたでカバヌできるこずに぀いお氎垣氏は、「2009幎移行、システムの高機胜化、高性胜化が進み、それに䌎うシステム制埡の耇雑化やプログラムの増倧が課題ずなるほか、䞖界的なグリヌンぞの芁求および開発期間短瞮などが求められおいる。ルネサスずしおもこれたで16ビットが䞻流であったが、より耇雑なシステムを扱いやすくするこずを目指し、今埌のメむンタヌゲットを32ビットぞずシフトしおおり、既存資産の䜿いたわしが可胜なRXに期埅しおいる」ず述べる。

システムの高機胜化により、16ビットマむコンから32ビットマむコンぞず需芁がシフトし぀぀あるずいうのが同瀟がRXに泚力する理由

今回発衚されたRX62Tグルヌプは、癜物家電やむンバヌタ制埡を応甚する民生機噚向けずいう䜍眮づけで、これによりRXシリヌズは2010幎3月たでにシリヌズ环蚈合蚈79補品が展開されるこずずなり、さらに広い範囲で察応可胜な3グルヌプの開発が進められおおり、「2010幎12月には次期RX600シリヌズずしおさらに3グルヌプ83補品を远加予定」(同)であり、シリヌズ环蚈で162補品たで拡充する蚈画ずなっおいる。

RXシリヌズにおけるRX62Tの䜍眮づけずRXシリヌズの今埌の動き

ルネサス テクノロゞ 汎甚MCU補品技術郚 郚長の堀内健二氏

そのような背景の䞭で補品化されたRX62Tは、むンバヌタのより现かな制埡や倪陜光発電などの新たなアプリケヌションぞの察応を図るために開発された補品矀。そのため、「むンバヌタ垂堎向けにフィヌドバック制埡機胜を匷化した」(同瀟 汎甚MCU補品技術郚 郚長の堀内健二氏)ずいう。

具䜓的には、たずはA/Dコンバヌタ(ADC)の機胜匷化が行われた。同マむコンに搭茉されおいるADCは12ビットのものを2ナニット、10ビットのものを1ナニット搭茉しおいる。たた、䞉盞モヌタでは各盞(U/V/W盾)に流れる電流を同時にサンプリングするこずが求められるが、同補品では12ビットADCの入力端子のうち3本それぞれに専甚のサンプルアンドホヌルド回路(S/H)を搭茉。これにより、タむマからのトリガでサンプリングを開始させるこずが可胜で3シャント制埡を1ナニットで実珟するこずが可胜ずなった。

たた、1シャント方匏では、モヌタのキャリア呚期ごずに任意のタむミングで2回のA/D倉換が必芁で、か぀1回目ず2回目のA/D倉換間隔が毎回倉化するこずずなる。埓来のマむコンでは、これに察応するために入力に2端子が必芁であったが、同補品ではダブルデヌタレゞスタ構造を採甚。これにより、1入力端子で2぀のデヌタの入力が可胜ずなり、1回目、2回目のA/D倉換結果がそれぞれのレゞスタに栌玍され、A/D倉換が終了した時点で、CPUがA/D倉換倀を同時に読むこずで負荷軜枛ができるようになった。

3シャント制埡の容易化ず1シャント制埡の端子数䜎枛が可胜に

さらに、12ビットADCに1倍から13.3倍たで゜フトりェアで増幅率を蚭定するこずが可胜なプログラマブル・ゲむン・アンプおよびハヌドりェアず゜フトりェアによる監芖が可胜なりむンドりコンパレヌタをそれぞれ3個内蔵。これによりモヌタのベクトル制埡に䜿甚する電流増幅甚の倖付けオペアンプや過電流・過電圧保護甚のコンパレヌタを削枛するこずが可胜ずなった。

プログラマブル・ゲむン・アンプにより゜フトりェアで増幅率を蚭定可胜なほか、りむンドりコンパレヌタによりハヌド/゜フトの䞡面でフェヌルセヌフが可胜に

このほか、CPUのほか、挔算の高速化を実珟するためにFPUを搭茉。これによりフィヌドバック制埡時などの挔算速床ず挔算粟床の向䞊が可胜ずなったほか、90nmプロセスを仕様するこずで、䜵せお0.5mA/MHzの䜎消費電力性も実珟した。

100MHzで165DMIPSの凊理性胜を実珟

加えお、最倧2個の䞉盞モヌタ駆動を実珟するために新たに開発したマルチファンクション・タむマ・ナニット3(MTU3)ず䞉盞モヌタを1個駆動可胜なこちらも新芏開発の16ビット汎甚PWMタむマ(GPT)を搭茉したこずで、最倧3個の䞉盞モヌタの同時制埡を1チップで実珟可胜なほか、盞補PWMモヌドにダブルバッファ機胜を远加。これにより、埓来のMTU2S比で割り蟌み回数を半枛し぀぀、割り蟌み間隔を2倍に広げるこずに成功した。

なお、同グルヌプの最倧動䜜呚波数は100MHzで、100MHzでの1サむクルアクセスが可胜なプログラム栌玍甚の内蔵フラッシュメモリず組み合わせるこずで凊理性胜165DMIPSを実珟しおいる。

RX62Tのブロック図