英Armは12月6日に都内で開催した「Arm Tech Symposia Japan 2018」にあわせ、同社の自動運転およびインフラストラクチャに向けた取り組みについて記者説明会を開催した。

シェアを拡大しつつある自動車分野転

まずは自動運転についてだが(Photo01)、同社の製品はオートモーティブ市場でも着実にシェアを獲得しつつある(Photo02)。

  • Robert Day氏

    Photo01:オートモーティブ関連の説明を行われたRobert Day氏(Director, Automotive Solutions & Platforms)

  • 最近はECU向けでもシェアを拡大中

    Photo02:最初はインスツルメントやIVI向けだが、最近はECU向けでのシェアが急速に伸びつつある。残された部分が自動運転、という訳だ

そこで中心となっているテーマは言うまでも無く自動運転である。その自動運転、Level 1~5までが定義されているが(Photo03)、レベルに沿って可能な機能が異なっている。

  • Level 3はAudiのA8が相当する

    Photo03:ちなみに一番下の日付は「最初に市場に搭載した車両が出た/出る年」であり、Level 3はAudiのA8がこれに相当するとか

ただ自動車メーカーはしばしばLevelを無視して説明を行っており、これがやや混乱を招くとした。その上で、実はLevel 3が一番難しいとしている。というのは、Level 3だと状況判断に困った場合にはすぐさまドライバーに制御を戻すことになるが、ドライバーの側はハンドルから手を離した段階で、すでに判断を自動車側に任せっきりになってしまうことがしばしば(Teslaの自動運転車の事故の遠因もこれである)であり、ある程度の制御が車側で可能なLevel 4以上の制御に向けて自動車メーカーやTier 1/2は懸命に作業をしている最中である。

さてその自動運転、現在はまだプロトタイプもしくは開発途中の段階であるため、それこそトランクに1kWクラスの機器を搭載してテストやデータ収集を行っている最中であるわけだが、実際に普及させるにはもっとコストや消費電力を下げ、しかしながら性能と安全性を引き上げる必要があるとする(Photo04)。

  • トランクにPCが積まれることは珍しくない

    Photo04:テスト車のトランクに、それこそXeon 2Pのラックサーバが複数台鎮座しているという風景はもはや珍しくもなんともない。それを駆動するための補助電源ユニットまで合わせると、結構な大きさと重さになる

加えて言うのであれば、単にCPUのIPだけでなく、これと組み合わせて利用できるソフトウェアや、さらにISO26262などの機能安全の認証を取得するための膨大なドキュメント類も必要になる。Armは自動車向けに、こうした包括したソリューションを提供する、とする(Photo05)。

  • 自動車のソースコードはすでに数百万行規模

    Photo05:現在でも自動車向けのソフトウェアはソースコードが数百万行とかいう話であり、自動運転の時代になると"Billions of codes"(Day氏)になるため、この負荷を減らすためにもソフトウェア環境は重要となる

話を戻すと、プロセッサIPとしてArmが新しくラインアップするのが「AE(Automotive Enhanced)製品」である(Photo06)。

  • 今後は自動車向けに特化したIPが提供される

    Photo06:これまでもCortex-AやCortex-Mを自動車向けに提供してきているが、今後はコアそのものは共通としながらも、自動車向けにラインアップが変わる形となる

その最初の製品が、9月28日に発表された「Cortex-A76AE」となる(Photo07)。

  • 30Wくらいであれば問題ないという判断

    Photo07:「コアで15W未満、SoCで30W未満というのは、ECUのパッケージに冷却機構が必要になるので、量産車に入れるには厳しいのでは?」と聞いたところ「自動運転をやっている顧客は、kWとか数百Wの消費電力のチップを相手にしているので、30Wなら楽勝だ、と言っている」(Day氏)というお答えが返ってきた。確かにそうかもしれない

このCortex-A76AEのSplit-Lockの構造だが、Arm TechConと今回の説明会で詳細が見えてきた。このCortex-A76AE、16コアの構造の場合は、SoC全体で4つのDynamIQクラスタに分かれ、各々がインターコネクトでつながるという構造になる。

理由は? というとメモリのバンド幅だとのことである。最大で8つまでコアを接続できるDynamIQだが、メモリコントローラはそのDynamIQのインターコネクトにぶら下がる事になるので、8コアが全部動作する(Lock-stepとかなら必然的にそうなる)ケースではメモリバンド幅が足りなくなりかねない(インターコネクトのバンド幅的にも厳しいだろう)。そこでDynamIQの各クラスタには4つずつのCortex-A76AEコアがぶら下がる形にして、それぞれがメモリコントローラを持つ構図だ。ちなみにこれはArm TechConで説明された話である。

さて、この構造を念頭に置いたうえでSplit-Lockの構造がPhoto08となる。

  • 8コアずつSplit modeとLock modeで動作させたイメージ

    Photo08:右図は、8コアはSplit modeで、残る8コアはLock mode(なので実質4コア相当)で動かすというもの。この場合、ハイパーバイザはLock modeとSplit modeを両方カバーするが、Safety RTOSやASIL D Applicationは全部Lock modeでの動作となる。そのため、本当はLock modeのオレンジ一色にすべきだった、とはRay氏の談

要するに各DynamIQのクラスタごとに、それをLock modeで利用するか、Split modeで利用するかを設定できるというものであった。Functional Safetyといっても、AEC-Q100相当とかASIL-B相当で動作すればいい機能と、ASIL-D相当で動作する必要のある機能を、別々のECUで実行するのではなく、1つのEUCにまとめたいというニーズは当然ある訳で、そうした場合にDynamIQのクラスタごとにこれを設定することで、ASIL-DアプリケーションのみLock modeで、その他のアプリケーションはSplit modeで動作させることで、性能と安全性のバランスを取りつつ、ECUの集約化が可能という事であった。

ちなみにArm TechConでは自動車向けのロードマップも発表されている(Photo09)。

  • 自動車向けのロードマップ

    Photo09:自動車向けのロードマップ。Ray氏にHeliosはユニークなコアだという話を聞いたのだけど、どうユニークなのか、と聞いたところ、「Stay tuned(乞うご期待)」との回答であった

現在はCortex-A76であるが、この次に来るのがHelios-AEで、その後にHercules-AEが用意されている。このHercules-AEは、モバイル向けに2020年に投入予定とされるHercules(製造プロセスは7nm EUVないし5nm)のAEグレードで、分類としてはCortex-A7x系のBig coreになる模様だ。恐らくは2019年後半から2020年にかけての投入となるだろう。

面白いのはその手前にあるHelios-AE。こちらは実は(後述)インフラストラクチャ向けに特化したコアで、Cortex-A53/55後継のSmall Coreである。このHeliosはモバイル向けには投入されない(という話を、Arm TechConの際にNandan Nayampally氏から聞いている)。ただ、これは「非常にユニークなコアだ(何がどうユニークかNayampally氏は教えてくれなかった)」そうである。そのHelios-AEであるが、近いうち(関係者によればクリスマスホリデー前)に発表になる、との事であった。

インフラ向け基盤「Neoverse」の正体

さて次はインフラストラクチャ向けの説明(Photo10)となるが、説明の大半は以前の説明会の内容と被るので、ここでは割愛させていただき、その後のアップデートをご紹介したい。

  • Drew Henry氏

    Photo10:インフラ関連の説明はDrew Henry氏(SVP/GM, Infrastructure Business Unit)が担当

まずはエコシステムだが、TechConのスライドでも、Cloud partnerとしてannnapurnalabsの名前が挙がっているが、11月27日にAWSがEC2 A1 InstanceとしてannapurnalabsのGravitonプロセッサを採用したことを明らかにした

このGravitonプロセッサが、公開されたものとしては最初のNeoverse搭載製品ということになる。さて、ここからは質疑応答の内容を基にすこし詳しく説明をしたい。

まずNeoverse向け製品とコンシューマ/オートモーティブ向け製品の違いについて。現状のCosmos Platformは既存のCortex-A72/A75プロセッサがそのまま利用される(annapurnalabsのGravitonはCortex-A72×16構成)が、その先については「マイクロアーキテクチャはCortex-Aと同じだが、インプリメントは異なる」(Henry氏)という説明であった。

  • 宇宙っぽいひびきのNeoverse

    Photo11:「TechConの時はこの話が出来なかったので、今回発表出来て嬉しい」(Henry氏)。ちなみにNeoverseはUniverseっぽい響きがあり、一方Gravitonは重力子の意味で、どちらも天文(というか、宇宙物理学)用語っぽいところも気に入っているとか

そのため、7nmのAres Plarformで利用されるものは、Cortex-A76をベースとしたNeoverse向けのコアということになる。

そして7nm+向けのZeus Platformが、Deimosコアベースのもの、5nmのPoseidon PlatformがHerculesコアベースのもの、と推察される。

ちなみにこれはBig coreのラインアップであり、Small Coreも別途用意される。その最初のものがAres Platform向けのHeliosとなる(Photo12)わけである。

  • Ares Platform向けのHelios

    Photo12:ここからはArm TechCon 2018の"Scalable energy efficient Arm-based design for distributed cloud and network markets"というArmとSynopsysの共同セッションの資料より抜粋したものを使用

CosmosにしてもAresにしても、どう使い分けるかという話になるが、一例として示されたのがPhoto13となる。

  • Gravitonの概要

    Photo13:これを見ると、GravitonはSmart Offloadの構成に近いのではないかという気がする

要するに負荷が軽いものはCortex-A55やHelios、負荷が大きいものはCortex-A72/75やAresコア(Cortex-A76のNeoverse版)がそれぞれ適当、という形だ。Photo12に戻るとCoreLink SGI-572/575/755というあたらしいSystem Guidance for Infrastructure(SGI)が用意されているのが判る。それぞれの詳細は同社のWebサイトに詳しいが、ArmはそれぞれのSGIに対応した形でPOP IPも提供する予定があるそうで、少なくともTSMC向けには間違いなく提供される(Samsungとも緊密なパートナーシップ云々、という返事はHenry氏から貰ったが、具体的なプランは不明である)。

パートナーで言えば、Silicon PartnerにGlobalfoundriesが名前を連ねているのだが、「これは一体何だ?」と聞いたところ、Globalfoundriesの設計子会社であるAvera Semiconductorの事だそうだ。

Avera SemiconductorがNeoverseのSilicon PartnerとしてNeoverseベースの設計を行うという話で、Globalfoundriesの14/12nmプロセスでCosmos Platformを作るという話ではない(別に作っても構わないのだろうが)との事だった。

最後に余談を1つ。Ares世代までのコアはArm v8.3Aベースであるが、Zeus世代(DeimosやそのNeoverse版)はArm v8.4A、Poseidon世代(HerculesやそのNeoverse版)はArm v9ベースになる、という話であった。ちなみにこれはTechConにおける質疑応答での情報で、今回の記者説明会とは関係がない。今のところv8.4Aとかv9でどう変わるか、は不明なままである。個人的にはv9あたりで32bitのサポートを切り捨てそうな気がしなくはないところが注視しておく点と思っている。