米Freescaleの日本法人であるフリースケール・セミコンダクタ・ジャパンは、同社のプライベートショー「Freescale Technology Forum Japan 2007」(FTF Japan 2007)を12日に都内で開催した。これに合わせ、同社はストレージ向けプロセッサ「PowerQUICC II Pro」ファミリの新製品を発表した。また、同社のマルチコア戦略についても発表を行った。本稿では、これらの発表についてレポートする。
フリースケールのマルチコア戦略
新製品の発表に先立ち、同社のネットワークインフラ担当のジェネラルマネージャーである伊南恒志氏から、マルチコア戦略の概要が説明された。同氏はまず、PowerQUICCファミリがターゲットとする市場に大きく3つの変化が起きていると指摘した。その変化とは、
- ネットワークのブロードバンド化
- 重要性を増す暗号化/DRM
- 認証技術
だという。
 |
発表を行うフリースケール・セミコンダクタ・ジャパンのネットワークインフラ担当のジェネラルマネージャーである伊南恒志氏 |
さらに同氏は、有線および無線ネットワークの融合化が進み、例えば自宅のDLNAネットワークに外部からアクセスして家庭内の情報コンテンツを携帯電話に持ってくるといったことが簡単にできるようになる時代が来るだろうと予測している。
 |
発表では、まず「ネットワーク市場には3つの大きな変化が起きている」と指摘し、その上で「PowerQUICC通信プロセッサファミリは市場の要求に応えていく」という |
そうした中で、組み込み機器のネットワーク化は今後さらに加速されるだろうとし、PowerQUICC通信プロセッサファミリのキーポイントとして次の4点を挙げた。
- 高性能化(ブロードバンド対応)
- Gigabit Ethernet内蔵
- 暗号化、認証のアクセラレータを内蔵
- ストレージへの対応
そしてマルチコアは高性能化の鍵になると述べた。その理由は、シングルコアの性能向上が頭打ちになっているためだという。
 |
シングルコアの性能を上げるためにクロック周波数を上げてもリニアな性能の向上は得られない。シングルコアよりもマルチコア、さらに各種アクセラレータを内蔵させることで高性能かつ低消費電力が可能になる |
マルチコアのPowerQUICC通信プロセッサファミリは45nm SOIプロセスを使用。これにより消費電力をシングルコアと同程度に抑えているという。コア数は最大32を1チップ上に集積するとしている。
マルチコアプロセッサではコア数が増えるほどバスのボトルネックが問題になってくるわけだが、その点についてはスイッチング技術を応用した「CoreNet」の採用でボトルネックを解消するとしている。
 |
フリースケールのマルチコアプラットフォーム。最大32のe500-mcコアが集積できるとしている。オンチップのファブリックスイッチ「CoreNet」により、各コアはブロッキングなしにメモリやPCI Expressなどにアクセスが可能という |
マルチコアの興味深い応用例としてあげていたのが下のスライドである。
 |
8コアをIPルーターに応用する例。コアごとにOSやサービスを割り当てる、という点が興味深い |
このスライドは8コアのプロセッサをIPルータに応用した例だが、2コアで制御用のOS(例えばLinux)を動作させ、よりリアルタイム性が求められるデータプレーン(IPパケット処理など)には4コアを割り当ててリアルタイムOSを載せ、さらに上位レイアのサービスにコア1つずつを当てる、というものだ。実際には、このようにコアを割り当てる場合、メモリ管理に何らかの新しい仕組みを適用するか、または仮想マシンマネージャのようなレイアが必要だと考えられるが、マルチコアの組み込みプロセッサの応用例としては面白いと言えよう。
