e500のアップデート

さて、次はe500である。こちらは同社のPowerQUICCファミリに採用されているコアであり、シングルコアプロセッサ構成以外にデュアルコアプロセッサ構成のものも利用されている。PowerQUICC IIIは昨年から全面的に製造プロセスを90nm移行しているが、そのあたりを簡単にまとめたのが図10だ。

単にEthernetのMACのみを持つシリーズと、内部にコンテンツプロセッサなどを搭載するシリーズがあるが、プロセッサコアそのものは共通である。もう少し広くPowerQUICCファミリ全体のロードマップをまとめたものが図11だ。

図10 プロセスを微細化したからといって、動作速度を上げたりしないのが組み込み向けらしい。ちなみにこの図でMPC8567E/68Eがe300コアとなっているが、こちらではe500コアとなっている。FreescaleはPowerQUICCファミリを急速にPower ISA準拠に切り替えつつあり、e300というのは単なるタイプミスだろう

図11 この図では、2008年以降に65nmプロセスを使うことになっているが、実際は45nm SOIへの移行が決定しており、65nmに関してはスキップすることになる

ちょっ分かりにくいかもしれないが、e300/e600シリーズに関しては現在の90nm世代が最後であり、この先はe500/e700ファミリがメインとなっていくようである。発表だけであってさっぱり製品が出てこないe700だが、実際には2008年以降にe600の製品ポジションを置き換える形で登場することになるだろう。

さてそのe500だが、マイナバージョンアップがあったことが明らかにされた(図12)。もっともアプリケーションへの影響はきわめて少なく、OS側の少々の手直しで済む範囲である。ただe500コアがいよいよ本格的に64ビットOSを使うための用意を始めたということは、PowerQUICC IIIのターゲットに64ビットOSを必要とするニーズが出始めているということでもある。具体的に言えば、たとえばSAN(Storage Area Network)のコントローラなどをPowerQUICCベースで構築する場合、メインメモリをSANのキャッシュとして割り当てるという使い方が一般的である。しかし、こうしたケースで4Gバイトを越えるキャッシュを当てたいというニーズが出て来たということであろう。

図12 物理メモリの管理方式は当然変わるし、物理メモリの上限が増えればMMUの扱うページサイズが上がるのは当然である。とはいえ、4Gバイト/ページというのは、いくらなんでも無茶な気もする。それからAPU(Arithmetic Processing Unit)で倍精度浮動小数点演算をサポートというのも、地味ながら効果はありそうだ