半導体設計にAIエージェントを活用する時代が到来、シーメンスEDAが描く人間とAIの役割分担

この半導体ニュースのまとめ

・シーメンスEDAが半導体・PCB設計に自己検証型AIエージェントを展開
・AIがEDAツールを操作し、結果の検証やエラー修正、再実行までを自律的に処理
・反復作業をAIへ移し、設計者がアーキテクチャの検討に注力できる環境を目指す

シーメンスデジタルインダストリーズソフトウェアは9月4日、東京都内で「Siemens EDA Tech Forum 2026 Japan」を開催。併せて実施した記者説明会において、半導体およびプリント基板(PCB)設計へAIを組み込む「AIネイティブEDA」の戦略と、その取り組みの進捗を説明した。

AIを活用したEDAは、設計条件の探索や結果の分析を支援する段階から、複数のEDAツールを操作して長時間の設計・検証作業を実行し、その結果の正しさまで確認する段階へ進みつつある。

シーメンスで半導体設計ツールなどを担当するシーメンスEDAでIC製品担当エグゼクティブ・バイスプレジデントを務めるAnkur Gupta(アンカー・グプタ)氏は、半導体・エレクトロニクス産業が一生に一度ともいえる変革期を迎えていると説明。日本でも先端プロセスへの投資や半導体設計の取り組みが拡大しており、シーメンスEDAとして日本の半導体エコシステムとの連携を強化する考えを示した。

• 

  シーメンスEDAとしての最新の取り組みについて説明を行ったシーメンスEDA IC製品担当エグゼクティブ・バイスプレジデントのAnkur Gupta氏

半導体設計を取り巻く4つの変化

シーメンスEDAは、現在の半導体設計を変える要因として「AIの普及」「ソフトウェア定義化」「異種集積」「低消費電力化」の4つを挙げる。

• 

  シーメンスEDAが半導体設計を変える要因として挙げる4つの動き。AIの普及、ソフトウェア定義化、異種集積、低消費電力化が同時に進み、半導体とシステムの設計を複雑化させている

AI処理はデータセンター向けアクセラレータに限らず、PCやスマートフォン、自動車、ロボット、産業機器などへと広がりを見せており、同社では2028年までに半導体チップの70％が何らかのAIアクセラレーション機能を搭載するようになるとみている。

また、ソフトウェアによって機能を継続的に追加・更新するソフトウェア・デファインドの考え方も、自動車のSDVからロボット、航空宇宙、産業システムへと広がっており、さまざまな分野でハードウェアを出荷した時点で製品の機能が固定されるのではなく、製品の利用期間を通じてソフトウェアによる機能向上が求められるようになってきたとする。

こうした多様化する機能を実現するために必要なトランジスタ数を、単一の半導体チップの微細化だけで確保することは難しくなっている。複数のロジックや半導体メモリをチップレットとして1つのパッケージへ集積する異種集積や、3D積層の重要性が高まる一方、チップ、パッケージ、基板を一体で設計・検証する必要も生じている。

さらに、AIデータセンターでは消費電力がギガワット級へと拡大しつつあり、チップやパッケージの電力効率がシステムの設計を左右するようになっている。性能、面積、消費電力、熱、コストを同時に考慮し、従来よりも広い設計空間から最適な構成を導き出すことが求められている。

EDAエンジンの高速化と設計者の生産性を両立

シーメンスEDAは、AI時代の半導体設計に向けた戦略を「Faster Engines」「Smarter Execution」「Trusted Outcomes」の3つに整理している。

• 

  シーメンスEDAが掲げるAIネイティブEDAの3本柱。EDAエンジンの高速化、AIによる実行の最適化、EDAエンジンで検証された信頼性の高い成果を組み合わせ、最大1000倍の高速化と10～50倍の生産性向上を目指す

Faster Enginesは、回路シミュレーションや物理検証を担うEDAエンジン自体の高速化を指す。同社はGPUアクセラレーションなどを活用することで、一部のシミュレーションにおいて最大1000倍の処理性能向上を実現しているという。

Smarter Executionは、AIを用いて設計や検証の実行方法を最適化し、設計者の生産性を高める取り組みとなる。同社は、設計者不足が世界的に深刻化する中、設計工程に応じて10～50倍の生産性向上を目指している。

ただし、半導体設計では処理が高速であるだけでは不十分となる。設計の最終段階で問題が見つかれば、設計のやり直しや製造スケジュールの遅延が生じるほか、製造後の設計変更となれば事業に大きな影響を与える可能性がある。

Trusted Outcomesは、AIが生成した結果をそのまま採用するのではなく、製造実績のあるEDAエンジンで検証し、サインオフ品質の結果へ収束させる考え方である。AIによる生産性向上と、半導体設計に不可欠な正確性を両立させることが、シーメンスEDAのAI戦略の中核となる。

AIの役割は設計支援から設計作業の実行へ

これまでのEDAにおけるAI活用は、設計結果の予測、条件の探索、ログの分析、エラーの説明など、個別の作業を支援する用途が中心だった。

これに対し、シーメンスEDAが開発するAIエージェントは、設計者が示した目標に基づいて必要な作業を計画し、複数のEDAツールを呼び出して実行する。さらに、実行結果を確認し、処理が失敗した場合は原因を分析して設定を修正し、再度ジョブを実行する。

例えば、半導体ライブラリの特性評価では、対象となるセル、電圧、温度、プロセス条件などに応じて多数のシミュレーションを実行する必要がある。従来は設計者や検証担当者が処理の進行状況を確認し、エラーが発生すればログを調べて条件を変更し、ジョブを再実行していた。

AIエージェントを活用することで、こうした一連の処理を数時間から数日にわたって継続することができるようになる。ジョブの実行、結果の確認、エラーの分析、設定の修正、再実行、最終結果の比較までを自律的に行うことで、人間が常時処理を監視する必要を減らす。

シーメンスEDAは、こうしたAIエージェントを「long-running agents」と呼んでいる。処理の途中で問題が発生しても停止するのではなく、原因を推論して解決策を選択し、設計目標を達成するまで作業を継続することを特徴とする。

AIが自らの設計結果を検証

半導体設計にAIを導入するうえで課題となるのが、AIの出力が正しいかどうかをどのように保証するかという点である。

一般的な生成AIは、入力された情報を基に確率的に回答を生成する。このため、一見すると自然な回答であっても、物理的、電気的、論理的に誤っている可能性が残る。

シーメンスEDAは、AIエージェントの判断や処理結果を、決定論的かつ物理ベースのEDAエンジンで継続的に検証する「自己検証型エージェンティックAIワークフロー」を構築している。

物理検証では、ファウンドリから提供される製造ルールを反映した「Calibre」を用いる。配線幅や間隔、層間接続などが製造要件を満たしているかを検証し、製造へ移行できる設計であることを確認する。

ロジック設計では「Questa One」を用いて、RTLが設計者の意図した機能を実現しているかを確認する。フォーマル検証や静的検証などを通じ、論理的な正しさを数学的に検証することも可能としている。

AIエージェントが設計案を生成し、EDAエンジンがその正しさを判断する仕組みとすることで、AIの回答だけに依存しない設計フローを実現する。AIが行った操作や参照したデータ、検証結果も記録し、設計判断のトレーサビリティを確保する。

Fuse EDA AI Systemを段階的に拡張

シーメンスEDAは、AIネイティブEDAの基盤として「Fuse EDA AI System」を開発している。

2025年6月に発表した最初のアーキテクチャでは、半導体およびPCB設計で扱うさまざまな情報を統合する「Fuse Data Lake」を構築した。EDAでは、一般的な文書やプログラムコードだけでなく、Verilog、LEF/DEF、GDSII、ネットリスト、SPICEモデル、設計ルール、波形など、半導体設計に特有のデータを扱う必要がある。

汎用の大規模言語モデル(LLM)は、こうしたEDA固有の形式や設計上の意味をそのままでは理解できない。シーメンスEDAは、必要なデータの種類と関係性を把握しているEDAベンダーとしての知見を生かし、独自のデータレイクとドメイン知識を整備したという。

2026年3月には、複数のEDAツールにまたがる処理を計画、オーケストレーション、実行する「Fuse EDA AI Agent」を発表。さらに7月には、数時間以上の処理を継続し、EDAエンジンを用いて自らの結果を確認する自己検証型の長時間稼働エージェントへと機能を拡張した。

• 

  シーメンスEDAによるEDA AIエージェント開発のロードマップ。2025年6月の「Fuse EDA AI System」から、2026年3月のワークフロー実行型AIエージェントを経て、同年7月には自己検証型の長時間稼働エージェントへと機能を拡張した

AIによる単発の回答生成から、EDAツールを横断したワークフローの実行、さらに結果の検証と修正までを行う仕組みへ、段階的に進化させてきた形となる。

利用するLLMを限定しないオープンな構成

Fuse EDA AI Systemは、特定のLLMだけに依存しない「Bring Your Own Model」の方針を採用する。

シーメンスEDAがEDA専用の基盤モデルを一から開発したわけではなく、既存の汎用LLMにファインチューニングや事後学習を行い、EDA固有の知識や操作を扱えるようにしたという。

NVIDIAのNemotronモデルに加え、Claude CodeやCodexなど、複数のモデルを利用できる構成としている。顧客は、利用するクラウド環境やセキュリティ要件、設計内容、コストなどに応じてモデルを選択できる。

EDAツールとの接続にはModel Context Protocol(MCP)やAPIを活用する。各ツールがMCPサーバーやAPIを提供していれば、シーメンス製品だけでなく、他社のEDAツールやデータもAIエージェントのワークフローへ組み込めるとしている。

半導体メーカーは設計工程ごとに複数ベンダーのEDAツールを使い分けることが多い。AIエージェントを実際の設計環境へ普及させるには、単一ベンダーのツール内だけで完結するのではなく、異なるツールと連携できる仕組みが重要になる。

NVIDIAとの協業で自己検証型AIを実現

シーメンスはNVIDIAとの協業を通じ、Fuse EDA AI AgentへNVIDIAのAIインフラストラクチャやアクセラレーテッド・コンピューティング技術を取り込んでいる。

「NVIDIA NeMo Gym」は、EDAエージェントの実行戦略やスキルを最適化し、結果の品質、処理速度、トークン効率を高めるために利用する。「NVIDIA OpenShell」は、アクセス制御や監査証跡を備えた管理環境でAIエージェントを実行するための基盤となる。

• 

  自己検証型EDA AIを構成する5つの技術階層。シーメンスの物理ベースEDAエンジン、最適化したEDA AIエージェント、安全なオーケストレーション、高度な推論、アクセラレーテッド・コンピューティングを組み合わせる

また、NemotronモデルとSwitchyardによって推論性能とトークン効率を高めるほか、GPUとCUDA-Xライブラリを用いて、AIの推論と物理ベースのEDA処理の双方を高速化する。

これらをシーメンスEDAの設計データ、ドメイン知識、EDAエンジンと組み合わせることで、AIが推論、実行、検証を繰り返しながら設計を進める環境を構築する。シーメンスは、同システムを産業用AI環境「Intelligence Center X」にも統合し、将来的には半導体設計だけでなく、製造やサプライチェーンまで含む意思決定へAIを展開する考えだ。

• 

  シーメンスとNVIDIAが構築するFuse EDA AI Agentのシステム構成。設計者から与えられた目標に基づき、AIエージェントがEDAツールや物理シミュレータを操作し、設計、実行、検証を繰り返す。各ツールとの接続にはMCPを活用する

ライブラリ特性評価を10倍高速化

AIエージェントの活用例としてシーメンスEDAが示したのが、「Solido Characterization Suite」による半導体ライブラリの特性評価である。

• 

  Solido Characterization SuiteとNVIDIAのAI技術を組み合わせた効果。半導体ライブラリの特性評価を10倍高速化するとともに、AIエージェントを利用する際のトークンコストを10分の1に削減することを目指す

スタンダードセルやメモリ、カスタムIPのライブラリでは、プロセス、電圧、温度の組み合わせごとに、多数のセルの遅延や消費電力などを評価し、Libertyファイルを生成・検証する必要がある。

従来は、設定ファイルの作成、試験的な実行、エラーの分析、条件の修正、全体の特性評価、結果の検証などを複数の専門エンジニアが担当していた。夜間に実行したジョブが途中で停止した場合、翌朝に原因を確認して再実行する必要があり、処理時間だけでなく、人間による監視や手戻りも開発期間を延ばす要因となっていた。

Fuse EDA AI Agentを用いたフローでは、設計者が対象となるセルと条件、最終的な成果物を自然言語で指示すると、複数のエージェントが必要なツールやファイルを確認し、設定を生成して処理を開始する。

エラーが発生した場合は、AIがログを読み取って原因を分析し、設定を修正してジョブを再実行する。最後に生成したLibertyファイルを検証し、完全な特性評価結果と比較して差異をまとめる。

• 

  Solido Characterization Suiteを用いた自己検証型AIエージェントの処理フロー。AIエージェントが必要なスキルやファイルを確認し、設定生成、試験実行、最適化、Libertyファイルの生成・検証、結果比較までを自律的に進める

同社によると、この仕組みによりライブラリ特性評価のワークフローを10倍高速化できたという。また、NeMo Gymによるエージェント最適化で使用トークン数を約25％削減し、Nemotronの活用によってトークンコストを5分の1まで低減したとしている。

従来は特性評価、品質保証、サポートを含む3人の専任技術者が必要だった処理を、1人のジェネラリストのエンジニアとAIエージェントで実行できる可能性も示している。

• 

  半導体ライブラリの特性評価における従来方式とAIエージェント活用後の比較。3人の専任エンジニアが約4週間を要していた作業を、1人のジェネラリストとFuse Agentによって数日へ短縮できる可能性を示す

人間は設計意図とアーキテクチャの判断を担う

AIエージェントの導入は、設計者を半導体設計から排除することを意味するものではない。

半導体設計者は従来、ジョブの設定、ログの確認、エラーの解析、条件の変更、再実行といった反復作業に多くの時間を費やしてきた。シーメンスEDAによると、設計者の作業時間の4～6割が、こうした繰り返し作業に充てられる場合があるという。

AIは自然言語による指示を理解し、プログラムや設定ファイルを作成し、エラーログの意味を解釈して、必要な情報を人間へ提示できる。これらの作業をAIへ移すことで、設計者はシステムやチップのアーキテクチャ、性能と消費電力のバランス、製品としての差別化といった本質的な判断に時間を使えるようになる。

完全に自律的な処理だけでなく、設計工程の重要な段階で人間が結果を確認するヒューマン・イン・ザ・ループにも対応する。どこまでをAIへ任せ、どの時点で人間が判断するかは、設計の重要度や企業の運用方針に応じて設定することになる。

AI時代の設計者に求められるのは、個々のツールの操作方法をすべて記憶することだけではなく、設計の目的を定義し、AIが提示した結果を評価して、最終的なアーキテクチャを判断する能力となる。

検証期間の長期化にもAIで対応

半導体設計では、検証が開発期間の最大70％を占めるとされる。AIチップやチップレット、3D ICの複雑化に伴い、確認すべき動作条件やテストシナリオも増加している。

シーメンスEDAは「Questa One Agentic Toolkit」によって、機能検証に複数のAIエージェントを活用する仕組みを整備している。AIエージェントが設計目標を共有し、検証計画の作成、テストの実行、カバレッジの確認、失敗したテストの分析を分担する。

NVIDIAの「Nemotron 3 Ultra」も組み合わせ、AIエージェントが設計上のトレードオフを評価しながら、基準となるテストハーネスに照らして設計を継続的に検証する。

一方、ハードウェアを用いた検証では、「Veloce proFPGA CS」によって大規模なAIチップやチップレットをFPGA上へ実装し、製造前の段階でソフトウェアを動作させる。従来手法では数カ月を要する規模の検証を高速化し、数日間で数十兆サイクルを実行できるとしている。

• 

  NVIDIAとの協業による「Veloce proFPGA CS」を用いたAIチップ検証。複数のFPGAを利用して大規模なチップレット構成を再現し、シリコン完成前に数十兆サイクル規模のソフトウェア検証を行えるようにする

Armの「AGI CPU」の検証では、「Veloce Strato CS」とVeloce proFPGA CSを活用し、シリコン完成前に帯域幅、レイテンシ、消費電力を確認するとともに、ソフトウェアやドライバの開発を進めたという。

• 

  ArmのAGI CPUにおけるシリコン完成前検証の構成。Veloce proFPGA CSとVeloce Strato CSを利用し、IPからコンピュートサブシステム、10億ゲートを超えるチップ全体まで段階的に検証した

不揮発FPGAの設計にも商用EDAを活用

シーメンスEDAが同日発表した国内事例が、ナノブリッジ・セミコンダクターによる「Precision FPGA Synthesis」の採用である。

ナノブリッジ・セミコンダクターは、独自の不揮発性スイッチ「NanoBridge」を用いたFPGA(NB-FPGA)を開発している。OEM契約に基づき、同社のNB-FPGA製品向けに最適化した論理合成フローを、製品とともに顧客へ提供する。

FPGAベンダーは一般的に、自社デバイス向けの無償設計ツールを提供している。これに対してPrecision FPGA Synthesisは商用EDAツールとして、論理合成結果の品質や実装効率を重視する用途に向けられる。

ナノブリッジ・セミコンダクターが対象とする航空宇宙や重要インフラでは、低消費電力に加え、放射線環境への耐性や長期的な信頼性が求められる。デバイスの特性だけでなく、設計結果の品質を確保できるツールチェーンの整備が製品採用を左右することから、商用論理合成ツールの採用に至ったという。

この事例は、AIアクセラレータや先端ASICだけでなく、特殊用途向けFPGAの設計でも、高品質なEDA環境が求められていることを示すものとなる。

半導体設計の付加価値を日本のシステム企業へ

シーメンスEDAとしての2026年会計度第3四半期(2026年4～6月)の売上高は前年同期比30％超の増加となり、シーメンスのソフトウェア事業全体の同15％増よりも高かったという。

• 

  シーメンスの2026年度第3四半期におけるソフトウェア事業の成長率。ソフトウェア事業全体が前年同期比15％増となる中、EDA事業は同30％超の成長を記録した

高い伸びの背景には、半導体設計に携わる人員やEDAライセンス数の増加に加え、AIを組み込んだ機能の付加価値向上があるという。日本でも半導体の設計や製造に向けた投資が増加しており、EDAを利用する企業や技術者の裾野が広がっている。

シーメンスEDAは、大学やスタートアップ向けの支援プログラムなども通じ、設計ツールを利用しやすい環境の整備を進める形でのさらなるすそ野の拡大や、従来の半導体メーカーだけでなく、自動車、産業機器、ロボットなどを開発するシステムメーカーに対しても、カスタム半導体を活用することで、自社製品の高付加価値化を提案するなど、幅広い取り組みを通じて、半導体設計ニーズのさらなる拡大を目指すとする。

とはいえ、半導体設計の複雑さが増す一方、設計者を短期間で大幅に増やすことは簡単ではない。そうした課題を解決するためにも、AIを設計支援機能として使うだけでなく、EDAツールを操作し、結果を確認しながら目標達成まで処理を続けるエージェントとして活用する必要性が高まっている。

AIが反復作業を担い、人間が設計意図やアーキテクチャ、製品の差別化を判断するという役割分担が現実の設計フローへ入り始めたことで、半導体設計におけるAIエージェントを活用する時代が到来したといえそうだ。