東北大、スピンとFPGAを用いて高性能・省電力「P」コンピュータを実証

東北大学は12月7日、スピントロニクス素子とFPGAを用い、組み合わせ最適化問題などで威力を発揮する「確率論的(P)コンピュータ」を開発し、優れた演算性能と電力効率を明らかにしたことを発表した。

同成果は、東北大工学研究科の小林奎斗大学院生、東北大電気通信研究所の金井駿准教授、同・大野英男教授(現・東北大学総長)、同・深見俊輔教授に加え、米・カリフォルニア大学サンタバーバラ校やイタリア・メッシーナ大学の研究者も参加した国際共同研究チームによるもの。詳細は、現地時間12月3～7日に米国で開催されたIEEEの学術会議「第68回 IEEE International Electron Devices Meeting(IEDM 2022)」にて発表された。

コンピュータは性能向上を止むことなく求められ続ける一方で、昨今は環境問題の観点から省電力化も強く望まれている。古典(従来型)コンピュータにおいて両者はトレードオフの関係にあるため、それを実現するのは困難だという。そのため、新たな概念のコンピュータが期待されており、今回の研究対象であるPコンピュータもその1つだ。

Pコンピュータは、0と1を時々刻々と確率的に出力して情報を表現する「確率ビット(Pビット)」で構成される。古典コンピュータが苦手とする問題の典型例に、組み合わせ最適化問題などがあるが、これらの問題を扱う際にコンピュータは、しばしば確率的なアルゴリズムを用いる。しかし、情報を0と1で決定論的に表現して逐次的に処理する古典コンピュータとは本質的に相性が悪く、計算に多くの電力を費やすという課題があった。

そうした中、大野教授や深見教授らの研究チームは、2019年に米・パデュー大との国際共同研究において、自然の熱で確率的に状態が更新されるスピントロニクス素子を用いてPビットを構築し、それを用いた「Pコンピュータ」の原理実証に成功。8個のPビットからなる小規模な原理実証システムが構築され、最大945までの整数の因数分解(945=63×15)などが実証された。また2022年2月には、5つのPビットを用いた機械学習の原理実証も報告済みだ。そしてそれ以降は、今後の社会実装に向け、Pコンピュータの規模の拡大と、類似技術に対する性能面での定量的な評価が求められていたという。

そこで研究チームは今回、確率動作するスピントロニクス素子と、プログラムが可能な半導体回路のFPGAを組み合わせ、先行研究から大幅に規模を拡大したPコンピュータの実現に着手したという。

そして、組み合わせ最適化問題のアルゴリズムを用いて、5219万3789=6883×7583など、以前の成果を5桁上回るさまざまな整数の因数分解に成功したとする。加えて、実験で測定された性能をもとに、古典コンピュータ上で確率的なアルゴリズムを実行して計算を行う場合と比較したところ、演算性能は約5桁、消費電力は約1桁低減されるポテンシャルがあることが解明された。