Intel Foundry技術開発責任者が語ったAI時代の技術革新 - ISSCC 2025

半導体集積回路分野における世界最高峰の国際会議「International Solid-State Circuits Conference(ISSCC 2025)」が2025年2月に米国カリフォルニア州サンフランシスコで開催された。

その基調講演にIntel Foundry Technology Development担当SVPのNavid Shahriari氏が「The AI Era Innovation Matrix(AI時代のイノベーションマトリックス)」と題して登壇した。元々はIntelのPat Gelsinger CEO(当時)が講演予定であったが、同氏は2024年12月にIntelを去ってしまったため、その代わりとしてShahriari氏が登壇した形である。Intelは現在、Intel 18Aプロセス(いわゆる1.8nmプロセス)の量産立ち上げに注力しているが、Shahriari氏はその責任者の立場にあり、同氏の講演内容からそんなIntel Foundryの現状と今後の取り組みを読み解いてみたい。

図1:Intel Foundry SVPのNavid Shahriari氏の基調講演タイトル (出所:ISSCC 2025、以下すべてのスライド同様)

AIという名の大波が降りかかる

同氏は冒頭、世界的に有名な葛飾北斎の「富嶽三十六景神奈川沖浪裏」の絵を示し、AIという大波が小舟に乗っている我々に降りかかろうとしていると述べた。

図2:小舟に乗っている我々に降りかかるAIという大波

インターネットの速度は10年前は5Mbps程度であったが、いまや数Gbpsへと高速化されており、ほんの10年ほどで速度が1000倍向上した。これに対して、トレーニングコンピュート(AIのトレーニングに必要な計算資源)の処理速度は10年で実に100万倍に増加しており、同氏はインターネットよりもはるかに大きな波がやってきたと表現する。

図3:トレーニングコンピュートの速度は10年で100万倍に向上

このようなAIの急成長に対応するため、半導体業界は総力を挙げて取り組む必要があり、そのためには、図4に示したマトリックスの各項目を協力して進歩させる必要があるとする。同氏はIntel FoundryのSVPとしてシリコンからパッケージングの範囲を進歩させる責任を負っており、講演の内容もこれらの分野が中心となった。

図4:AIの急成長に対応するため、総力を挙げて取り組む必要があるマトリックスの項目

半導体の微細化はいまだに継続しており、それに伴いエネルギー効率や電気的性能も向上し続けている。Intelは20211年にFinFETを採用したが、Intel 18Aではより進化したリボンFET(一般にはGAAナノシートと呼ばれる)トランジスタを導入する変革を迎えることとなる。

図5:Intelにおけるプロセス微細化の推移

図6:Intel 18Aで採用されるリボンFET構造

さらに、従来のチップ表面からの電源供給にかえて、PowerVia(裏面電源供給)を採用することでPPA(消費電力、電気的性能、専用面積)の改善も進めるとしており、これは1990年代にCu配線を導入して以来25年ぶりの大改革だとする。

図7:PowerViaによるPPA改善

加えてIntelは、他社に先駆ける形でNA=0.55の高NA EUV露光装置を次世代のIntel 14A(=1.4n)プロセスより採用する計画で、これにより例えば従来のEUV露光装置では8nmハーフピッチのパターンを形成するのに3回の露光とエッチングを含む40工程を必要としたが、高NA EUVでは露光が1回で済み、プロセスを数工程で済ませることが可能となるとする。

図8:高NA EUVリソグラフィを用いた初期的な露光結果

また、半導体パッケージングについても近年、大きな進歩を遂げているとする。インターコンクト密度は、従来の標準パッケージングに比べて1万倍、インターコネクトパワー効率は50倍になっており、機能ごとのチップレットを集積することで、大きなシステムを形成する手法も普及してきたほか、オプティカルインタフェース(光電融合の入出力インタフェース)の積極的な採用も進めており、次世代オプティカルインタフェースでは8Tbps/mm超を目指しているとする。

Intelにおける半導体パッケージング技術の進化の系譜

図10:チップレットを活用した機能拡充のイメージ

新たなコンピューティングの在り方も模索

Intelでは、従来型のコンピューティングに加え、シリコンべースのニューロモフィックコンピューティングや300mmウェハを活用した量子ビットの開発も行っている。

図11:シリコンべースのアーキテクチャを活用したニューロモフィックコンピューティング(左)と300mmウェハ上のシリコン量子ビット(右)

また、チップレットを積み上げて3D IC化し、高速化、多機能化することが期待されているが、この実現のためには、発熱の問題を解決する必要がある。個別の材料の工夫や放熱層の設置だけではなく、システム、設計、プロセスの同時最適化が求められており、システム全体で最適化を図るために関係者が一体となって協力することが求められているとし、同氏も参加者に向けて「半導体業界の技術革新の最前線を一緒に進歩させよう」と呼び掛けを行っていた。