Micron Technologyは現地時間の2月25日、1γ nmプロセスを利用したDDR5 DRAMを特定顧客などにサンプル出荷を開始した事を発表した。これに関する説明会が2月27日に日本にて開催されたので、その内容をご紹介する(Photo01)。

  • マイクロンメモリジャパンの白竹茂氏

    Photo01:説明を行われたマイクロンメモリジャパンの白竹茂氏。実は本社のSVP(SVP, DRAM Technology Development)でもある

Micronは広島工場にて1γ nmプロセスにEUV技術を適用する事を明らかにしており、2023年には経済産業省(経産省)から補助金を獲得していたりする。今回の発表はそこから一歩進み、実際にEUVを利用して製造された1γ nmプロセスDRAMをベースとしたDDR5を特定顧客にサンプル出荷するところまで漕ぎつけた、という発表である。

前世代である1β nmは2022年11月にサンプル出荷を開始しているから2年少々で次のノードが出て来たわけだ。

その1γ nm DRAMであるが、前世代の1β nm DRAMと比較して最大転送速度を15％、電力効率を20％、記憶密度を30％向上させたとしている(Photo02)。

  • LPDDR5Xでは9600MT/secまで可能

    Photo02:DDR5では9200MT/secまでとされるが、LPDDR5Xでは9600MT/secまで可能とされている

こうした性能向上が求められる背景としては、例えばAIの分野ではデータセンターに求められる記憶容量が3年後には2倍になる(Photo03)上に、消費電力も洒落になっておらず、こうした事に対応するためにはより高密度かつ低消費電力・高速なメモリが必要とされる、という事を挙げている。

  • データセンターの記録容量と消費電力

    Photo03:縦軸はzetabytes。現状でもデータセンターが世界全体の消費電力の3％近くを占め、2030年には8％以上になるという予測もあるとする

ちなみにこのEUVであるが、配線パターニングの「一部」に利用しているとの事。ほとんどの部分はDUVのダブルパターニングで実施しているが、クリティカルな部分をEUVに置き換えることで、例えば配線間隔をより正確に保つことが可能になり、これにより回路の寄生容量がシミュレーションと一致する様になり、ノイズ耐性の向上などの性能改善につながるとしている。ただEUVは使えば使うほど高コストになるという現状もあり、「最小限どうしても必要なところ」にのみ利用しているという話であった。

ところでMicronは全世界に拠点が存在するが、DRAMの開発拠点を米国オハイオ州のボイシと日本の広島、製造拠点を広島のほか、台湾(桃園・台中)と米国(マナサス)に構えている(Photo04)が、今回の1γ nmに関しては広島で開発と製造が行われている。

  • 広島は製造拠点とR＆Dの両方を兼ね備えた稀有な拠点

    Photo04:白竹氏曰く、広島は製造拠点とR＆Dの両方を兼ね備えた稀有な拠点であり、それもあってうまく行っているとの事

といっても2025年2月時点で広島にはまだEUV露光装置が導入されていない(2025年中にEUV露光装置の稼働を開始し、EUVを利用した量産開始を2026年に予定)。なので現在は先にEUV露光装置を導入した台湾拠点にウェハを送り、EUV露光だけ台湾で行ってから広島に送り返すという形でサンプル品の製造を行っているとの事。また今後のロードマップとしては、一応プレーナー型のDRAMを後2世代(1δ/ε nm)ほど頑張る(出来るかどうかはまだ未定)が、その先は再びPathfindingの状況になるとしている(Photo05)。

  • 1ε nmは10nm世代のギリギリのところを狙うのだろう

    Photo05:このεというのは1ε nmなのか、0ε nmなのかを確認したところ、「0と1の間位」という玉虫色の回答であった。多分このあたりは10nm世代のギリギリのところを狙うのだろう

長期的には3D DRAMあるいは高NA EUVも視野に入れているという話だが、これは別に積極的に導入したいというよりも、もう3D DRAMないし高NA EUVを導入しないとどうにもならないという結論が出て、かつ導入する事でちゃんと製品として競争力があるものが出来上がるという事であれば導入を躊躇わない、というあたりはコストが最大の関心事であるDRAMならではの判断と言えるだろう。

ちなみに仮に3D DRAMが導入されるとしても、「5年後に量産するという話であれば、もうすでに製造装置の用意が出来ていないと間に合わない」との事で、少なくとも2030年のタイムラインであればまだ3D DRAMは間に合わない(ので従来のプレーナー型になるだろう)という見通しが語られた。

なお、最近の話題になっているHBM4に関しては、「以前と異なり製品のリフレッシュ間隔が1年とかに短縮されている。なので(最初の)HBM4には1β nm DRAMが使われるだろう」としており、1γ nmが使われるのはHBM4e以降になりそうだ。逆にDDR6については「まだJEDECで標準化が終わっていない」ということで、この標準化が完了した段階で最適なDRAMを適用してゆく予定であるとしている。