VLSIシンポジウム 2024における回路部門(以前のVLSI Circuits Symposium)について、VLSIシンポジウム委員会では合計11件の注目論文を事前公開している。今回はその中から、有線通信回路分野ならびに光送受信回路分野の注目論文を紹介したい。

有線通信回路分野の注目論文

16Gb/sのPAM-4通信で10.24Tb/sを達成する9μmピッチ3D実装のD2D高速/低消費電力通信技術をTSMCが発表

  • A 0.296 pJ/bit 17.9 Tb/s/mm2 Die to Die Link in 5nm/6nm FinFET on a 9 μ m pitch 3D Package(論文番号:C14-1)

先端パッケージング技術として3D実装が急速な発展を見せる中、高密度回路を活かすためには、広帯域で低通信電力のダイ-to-ダイ(D2D)の通信が求められるようになっている。

そうした実情を踏まえTSMCが5nmプロセスを用いたコンピューティングダイと6nmプロセスを用いたSRAMダイのヘテロ集積に向けた対面3Dチップ積載形式による9μmピッチのD2Dリンク技術を発表する。

レーン当たり16Gb/sのPAM-4通信にて、送信320レーン/受信320レーンの合計で10.24Tb/sの通信速度の達成と、規模拡張にも対応できるモジュラー設計を実証したという。各クラスタモジュールは、80の送信/受信レーンが378μm×378μmの領域で構成され、17.9Tb/s/mm2の密度帯域とリンク当たり0.296pJ/bitのエネルギー効率を提供しているという。

  • 修復ロジックを備えたD2D相互接続アーキテクチャ

    修復ロジックを備えたD2D相互接続アーキテクチャと16Gb/sのPAM4アイ測定結果 (出所:VLSIシンポジウム委員会。以下すべて同様)

光送受信回路分野の注目論文

CPO向け電力効率1.5pJ/bの4x50Gb/s NRZ光受信回路をIntelが発表

  • A 4x50-Gb/s NRZ 1.5-pJ/b Co-Packaged and Fiber-Terminated 4-Channel Optical RX(論文番号:C14-4)

電気ベースの信号伝送では、高速化に伴う信号損失が大きく、伝送距離が短くなるため、信号損失が小さい省電力な光ベースの信号伝送が求められている。

そうしたニーズを受けてIntelは、Co-Packaged Optics(CPO)向けの4チャネル構成の光受信回路を発表する。

受信回路(RX)は、フォトダイオードアレイ、脱着可能な光ファイバ、トランスインピーダンスアンプ・フロントエンド(TIA-FE)ICとRXデータパスICを同パッケージに集積している。高感度な受信特性を実現するため、TIA-FE ICには広帯域化技術と帯域内群遅延補償技術を採用したほか、これらの技術はRXデータパスICのクウォーターレート動作の2タップ・フィードフォワード・イコライザーと併せて最適化されている。さらに、RXデータパスICは、入力換算雑音を3.5倍低減するStrongArmラッチも備えている。VCSELベースの光送信回路を使用した4チャネル構成にて、各チャネル50Gb/sのNRZ信号受信時, RX全体での電力効率1.5pJ/b、ビット誤り率10-12での受信感度-6dBmを実証している。

  • CPO向け4チャネル構成の光送受信システムと光受信回路のブロック図

    CPO向け4チャネル構成の光送受信システムと光受信回路のブロック図

なお、ここまでに紹介した以外の論文については、VLSIシンポジウム2024の論文内容公開日時である2024年6月17日の午前8時(日本時間、米国ハワイ時間で同16日の午後13時)まで発表者は公開しない決まりになっている。

また会議のスケジュールは初日がワークショップ、2日目がショートコースにあてられており、基調講演は3、4日目に分けて行われる。2日目の夜には、講演した各社が実際の回路やデバイスのデモを行い、3日目の夜には、“Will AI Bite the Industry That Feeds It？(AIは自分を養う産業に牙をむくのか？ －高性能半導体を作ることでAIは高度化するが、それによって私たちの仕事が奪われてしまいはしないか？)”と題するパネル討論が行われる。

一般講演と各セッションの招待講演は3〜5日目の3日間に同時進行のパラレルセッション形式で行われるが、後日、登録者にはオンデマンド配信されることになっているので、当日聴講できなかったセッションの講演を後で聴講することが可能である。