世界最高峰の半導体集積回路技術に関する国際会議「ISSCC 2026」プレビュー(3) ISSCC 2026から見えてくる半導体メモリとプロセッサの最新研究開発動向

世界最高峰の半導体集積回路技術に関する国際会議「2026 IEEE International Solid-State Circuits Conference (ISSCC 2026)」が、2026年2月15〜19日に米国カリフォルニア州サンフランシスコで開催される。

これまで2回にわたって、会議の概要や注目される発表論文をプレビュ―形式でお届けしてきたが、今回は最終回として、ISSCCプログラム委員会メモリ分科会会長のJohn Wuu氏(AMD)とデジタルアーキテクチャ＆システム分科会会長のRahul Rao氏(IBM India)がプレス向けにまとめたISSCC 2026の発表から見えてくるメモリとプロセッサ分野における最新の研究開発動向について紹介したい。

AI時代に求められる半導体メモリの技術動向

ディープラーニング(DL)とマシンラーニング(ML)を活用したAIが進展するにつれて、高速、高集積度、低エネルギーなメモリ技術が急速に成長している。加えて、高性能コンピューティング(HPC)システムにおいて組み込みメモリとコンピュート・イン・メモリ(CIM)の役割がますます顕在化している。ISSCC 2026におけるDRAMセッションでは、36GB HBM4 DRAMについてSamsung Electronicsが発表を行う。第6世代10nm DRAMプロセスを採用しており、ベースダイは4nm FinFETプロセスを採用しているという。

フラッシュメモリセッションでは、SanDisk/キオクシアの2Tビット 4ビット/cell 3D NANDが37.6Gビット/mm²のビット密度を実現したことが報告される。メモリインタフェース分野では、中国の南方科技科技大学から非対称データ依存等化機能のある72Gビット/s/pinシングルエンドPAM3トランシーバーが発表される。CIMセッションでは、台湾の国立清華大学とTSMCが共同でAIエッジ向けの96Mビットノンリニア・マルチレベルセルReRAM CIMマクロの発表を行う予定である。

これらの発表から見えてくる4種類(CIM、高速・高密度DRAM、不揮発性メモリ、NANDフラッシュメモリ)のメモリ技術に関する動向をそれぞれ紹介しよう。

CIM

伝統的なフォン・ノイマン型システムにとって、メモリとプロセッサの頻繁なやり取りによるデータの移動が、性能とエネルギー消費の点でボトルネックになっている。コンピュート・イン・メモリ(CIM)アーキテクチャは、メモリアレイの中でプロセッシング処理を行うことで、このボトルネックを解消しようという技術である。

CIMの実用化による革新によってAIの演算処理はネットワークの正確さを維持しながら、エネルギーと面積効率を向上することが可能となる。今回のISSCC 2026では、チュートリアルでもCIMが取り上げられるほか、CIMセッションで多数の発表が行われる予定である。

高速・高密度DRAM

AIの進化が広帯域DRAMに対する要求を加速させており、ISSCC 2026でもHBM4、LPDDR6、GDDR7に関する発表が注目されている。今回Samsungが発表するHBM4は、第6世代10nm DRAMプロセスを用いて高密度(36GB)および高速(3.3TB/s)を実現したというもの。

また、24Gビット GDDR7の発表は、48Gビット/s/pinという高いデータレートを実現し、AI推論をサポートすることが報告されるほか、2件発表される16Gビット LPDDR6については低電圧でも14.4Gビット/s/pinならびに12.8Gビット/s/pinの速度を達成したことが報告される。さらに、DRAMスケーリングの壁を破るため、セル・オン・ペリフェラル(COP)アーキテクチャの垂直セルDRAMの提案も行われる。

ISSCC 2026までのDRAMにおけるデータ帯域幅の変遷 (出所:ISSCC 2026 Press Kit)

不揮発性メモリ

フローティングメモリに置き換わる次世代メモリの研究が21世紀に入って積極的に推進されてきた。

例えばSTT-MRAMのような次世代メモリは、書き換え性能に優れており、ビット当たりの低消費電力読み書き操作に適している。扱うデータの増大などもあり、MCU、IoTデバイス、SRAMのような用途において組み込みメモリは重要な要素となってきている。

しかし、従来型のNANDフラッシュメモリも技術改善が進められてきており、未だに不揮発性メモリの主流であり続けている点も考慮する必要がある。

ISSCC 2026までの各種不揮発性メモリの容量の変遷 (出所:ISSCC 2026 Press Kit)

NANDフラッシュメモリ

不揮発性メモリの中でもNANDフラッシュメモリ技術は、高密度、高性能、低消費電力に向けた進化が続いており、HDDをSSDに置き換えるなど、新たなアプリケーションの創出も行われてきた。

現状、Periphery-under-array構造が普及しているが、CBA(CMOS-bonded-to-array)技術が新たな潮流となってきている。これは、メモリアレイと周辺回路を同時に最適化し、セル性能とI/O速度を向上させることができるためである。また、TLCを採用したデバイスは性能向上のため、QLCを採用したデバイスはストレージ密度を最大化するためというように使い分けられるようになっている。

この分野のISSCC 2026のハイライトとしては、SanDisk/キオクシアによる2Tビット 4ビット/cell 3D NANDフラッシュメモリで37.6Gビット/mm²ビット密度と5MB/s以上のスループットを達成したことの報告だという。

過去26年間のISSCCにて発表されたNANDフラッシュメモリ容量の変遷 (出所:ISSCC 2026 Press Kit)

ISSCCの発表から見えてくるプロセッサの技術動向

2.5D/3Dパッケージングで用いられるヘテロジーニアス・アーキテクチャは、モジュールのコンパクト化を可能にしている。

また、メモリ帯域幅を広げるとともにデータ転送レイテンシ(データが送信元から目的地に到達するまでの遅延や待ち時間、いわゆる通信遅延を指す指標)を低下させるためのDie-to-dieインタフェースは、この傾向を加速させる手法として活用されている。

ISSCC 2026におけるプロセッサに関する発表のもう1つのテーマは「システム・設計・プロセス同時最適化」で、アーキテクチャ、RTL、SRAMコンポーネント、物理的設計、プロセス、パッケージングを同時最適化して、エネルギー効率と性能を向上させようという試みである。

今回のISSCC 2026に至るまでの技術発表に見られるコア数とダイ数、トランジスタ数で示されるシステム複雑さおよび総キャッシュサイズの変遷と、2007年から2026年に至るスマートフォン用アプリケーションプロセッサ内部のモジュールごとの搭載技術の変遷を併せて見てみると、2007年にAppleがiPhoneの初代モデルを発表して以来、現在に至るまでさまざまな技術が次々と登場して来ていることがわかる。

近年、注目されるようになっているのは、AI生成モデルの一種である拡散モデル(Diffusion Model)の推論・生成速度を高速化し、計算コスト(電力・面積)を削減するために設計されたDiffusion Accelerator(拡散アクセラレータ)である。

ISSCC 2026に至るまでの技術発表に見られるコア数(左上)とダイ数(右上)の変遷、およびトランジスタ数で示されるシステム複雑さ(左下)と総キャッシュサイズ(右下)の変遷(赤点はマルチチップモジュールを示す) (出所:ISSCC 2026 Press kit)

スマートフォン用アプリケーションプロセッサ内部のモジュールごとに採用されてきた技術の変遷 (出所:ISSCC 2026 Press Kit)

現在、エネルギー効率がプロセッサ設計の中心的な優先事項に据えられている。LLMや拡散ネットワークは　より高いスループットと、より長い持続的運用を求めており、中でもAI推論プロセッサにおけるエネルギーと面積効率(TOPS/WとTOPS/mm²)は継続的に改善されてきている。また、個別のコアレベルでの効率の最適化から多様なワークロード全体のシステムレベルのパワーと性能のバランスの最適化へ移行してきていることも特徴と言える。