2025年12月6〜10日にかけて米国サンフランシスコで開催される半導体の国際会議「IEDM 2025」では、基調講演や招待講演のほか、採択された295件の一般講演が行われる。主催者は、その中から16件をもっとも注目される講演として選出し、その内容をメディア向けに事前公開しているので、今回はその中からパワー半導体、2D FETプロセス、熱設計分野の注目講演として選出された内容を紹介したい。

パワー半導体分野の注目論文

Intelによる「高抵抗-Si基板上へのGaNチップレットの集積」

Paper #36.2, “GaN Chiplet Technology Based on 300mm GaN-on-Silicon(300mm GaN-on-Siliconに基づくGaNチップレット技術)” H. W. Then et al, Intel

Intelの研究者らは、300mm GaN-on-Silicon MOS HEMTをベースとし、シリコンデバイスを集積した超薄型GaNチップレット技術を発表する。

このGaNチップレット技術は、業界最薄とうたう点を特徴としており、その下地のシリコン基板は19μm厚ほどで、完全プロセス処理、薄化、個別化済みの300mm GaN-on-Siliconウェハから採取されたという。研究者らは、モノリシックに集積されたGaN n-MOS HEMTとSi PMOSプロセスを用いて、集積型オンダイCMOSデジタル回路(ロジックゲート、マルチプレクサ、リングオシレータ)のライブラリを確立したが、pチャネルMOSFETとの高密度集積により、ゲート遅延が33psと低い高速リングオシレータを実現できたとする。また、nチャネルMOSHEMTは、TDDB、pBTI、HTRB、HCI試験において有望な結果を含む優れた性能指標を示したとのことで、300mm GaN MOS HEMT技術が求められる信頼性指標を満たすことが示されたとする。そうして得られた堅牢な信頼性データは、高性能、高密度、高効率のパワーエレクトロニクスおよび高速/RFエレクトロニクスに最適な共通プラットフォームにGaNトランジスタとシリコントランジスタを共存させることの技術的メリットを実証するものになるという。

  • 300mm GaN-on-Siliconウェハから切り出されたGaNチップレットの傾斜SEM顕微鏡写真

    (a)300mm GaN-on-Siliconウェハから切り出されたGaNチップレットの傾斜SEM顕微鏡写真。下層のシリコン基板(高抵抗)の厚さは19μmであることが示されている。(b)ダイエッジのSEM顕微鏡写真。(c)プロセス完了後のバックエンド相互接続スタックとフロントエンドGaNデバイスの断面SEM顕微鏡写真。これは、業界最薄のプロセス完了後の300mm GaNウェハだという。(d)上面GaNチップレットを反転させて下面ウェハに接着したプロトタイプ(上面図)。挿入図は下面ウェハに接着されたGaNチップレットの断面模式図 (提供:IEDM/IEEE、以下すべて同様)

  • 300mm GaN-on-Siliconウェハ上にモノリシックに集積されたSi PMOSとGaN N-MOSHEMTトランジスタのTEM顕微鏡写真

    同じ300mm GaN-on-Siliconウェハ上にモノリシックに集積されたSi PMOSとGaN N-MOSHEMTトランジスタのTEM顕微鏡写真

  • 7213段のインバータ段と214段の分周器を備えたリング発振器のレイアウト

    (a)モノリシックに集積されたSi PMOSおよびGaN N-MOSHEMTプロセスで実装された、7213段のインバータ段と214段の分周器を備えたリング発振器のレイアウト。(b)300mm GaN-on-Siliconウェハ全体で測定されたインバータ段あたりの遅延

香港大学による「超ワイドバンドギャップGa2O3パワーモジュール」

Paper #9.1, “First Demonstration of an Ultra-Wide Bandgap Power Module through Device-Package, Electro-Thermo-Mechanical Co-Optimization(デバイス・パッケージ、電気・熱・機械の協調最適化による超ワイドバンドギャップパワーモジュールの初実証)” H. Gong et al, University of Hong Kong

香港大学の研究チームは、6つのGa2O3デバイスを統合し、1000V/200Aのスイッチングを実現した初の超ワイドバンドギャップ(UWBG)パワーモジュールについて報告する。

同モジュールは、従来のUWBG実証例の10倍以上の電力容量を備えている。のGa2O3の大きな課題は熱伝導率の低さだったが、この課題を、ブレークダウン電圧を維持するポスト構造や、ブレークダウン電圧を20％向上させ熱抵抗を50％低減する高誘電率誘電体層など、デバイスとパッケージの新たなインタフェースと連携して最適化された接合側冷却技術によって克服したという。

また、熱サイクル試験および電力サイクル試験による実験的検証を行い、電気・熱・機械の革新的技術を連携して最適化することで、堅牢なパッケージング戦略を確立。結果として3.7×105W/cm2の電力容量密度を達成し、産業、自動車、グリッドアプリケーション向けの次世代UWBGパワーエレクトロニクス向け実用的な大電流パワーモジュール実現に向けた重要なマイルストーンとなるとしている。

  • プロセスフローの概略図

    6チップGa2O3パワーモジュールのパッケージングプロセスフローの概略図。ステップ4は、作製したパワーモジュールの光学写真を示している

  • 誘導負荷電力変換回路

    誘導負荷電力変換回路。(a)概略図。(b)モジュール全体の実写真。(c)スイッチング電圧波形。(d)スイッチング電流波形の連続図。(e)電流波形の拡大図。(f)Ga2O3モジュール上面および下面表面の熱分布画像

  • ベンチマーク

    (a)開発されたGa2O3モジュールとUWBGダイオードの電力容量対スイッチング電圧ベンチマーク。(b)報告されている大面積のGa2O3ベースデバイスの順方向電流(VON+1.5V時)対BV(ブレークダウン電圧)ベンチマーク

2D FET分野の注目講演

imecによる「ファブ対応2D FET選択エッチングプロセス」

Paper #10.1, “Selective Etch Process for Fab-Compatible Top Contacts, Replacement Oxide and Interlayer Removal in 2D FETs(2D FETにおけるファブ互換トップコンタクト、置換酸化膜、および層間膜除去のための選択エッチングプロセス)” Q. Smets et al, imec

imecの研究チームは、300mmパイロットラインにおける2D(2次元材料) FETのスケーラブルな集積を可能にする、ファブ対応の新しいプロセスモジュールを発表する。

遷移金属ダイカルコゲナイド(TMD)の優れた化学選択性と異方性ファンデルワールス構造を活用し、選択的にリセスされた酸化物キャップを用いて、単層WS2、MoS2、および多層WSe2上にダマシン型のトップコンタクトを備えた2D FETを製作し、コンタクト抵抗を改善したという。また、等価酸化膜厚(EOT)を持つ代替酸化物ゲートスタックも実現したともするほか、液体インターカレーションを用いた層間選択除去による新しいプロセスも実証したとのことで、これらは2D材料集積技術の新たな基本構成要素となると説明している。

  • 2Dテンプレートによって可能になったTiNのエピタキシャル成長

    2Dテンプレートによって可能になったTiNのエピタキシャル成長。化学分析によって確認されたRuトップコンタクトを備えた多層WSe2チャネル。カラー写真

  • ベースライン・トップゲートスタック

    (上)ベースライン・トップゲートスタック。ベースラインプロセスは、中間層、キャップ、トップアップの3つの絶縁層で構成。(中)置換酸化膜。元の酸化膜を完全に除去し、置き換え。(下)中間層除去。コンタクトトレンチから選択的に、かつ横方向に中間層のみを除去

熱設計分野の注目講演

国立台湾大学による「ホットスポット緩和を考慮したトランジスタからパッケージまで熱シミュレーション

Paper #17.4, “Transistor-to-Package Thermal Simulation with Hotspot Mitigation by Decoupling(トランジスタとパッケージ間の熱シミュレーションとデカップリングによるホットスポット緩和)”, T. Chou et al, National Taiwan University

ナノシート(NS)およびCFETデバイスの物理ベース熱SPICEシミュレーションと有限要素法(FEM)技術を統合することで、トランジスタレベルからパッケージレベルまでの包括的な熱シミュレーションが可能になる。そこで国立台湾大学の研究チームは、ナノシート(NS)およびCFETデバイスの自己発熱を解析し、トランジスタからパッケージまでのマルチスケール熱シミュレーションを実証したことを報告する。

FEOL加熱、ホットスポット加熱、およびバックグラウンド加熱を分離することで、ピーク温度上昇の主要な要因を特定し、ダミービア、AlN接合酸化物、サーマルビア、およびバックサイド電源供給ネットワーク(BSPDN)用の高熱伝導性層間絶縁膜(ILD)などのホットスポット緩和ソリューションを提案。その結果、CFETはNSよりも多くの熱を蓄積し、ホットスポット加熱は全体の最高温度の27～53％を占めることが分かったとのことで、この研究成果は、次世代3D集積回路の熱管理と信頼性に関する重要な知見を提供するものだと説明している。

  • 2.5D ICの熱モデリングフレームワーク

    (a)134mm×97mmパッケージ、49mm×34mm Siインターポーザー、および単相液体冷却を備えた26mm×34mm H100 ダイを含む2.5D ICの熱モデリングフレームワーク。ジュール熱の97％は前面から放散される。パッケージスタックの等価熱抵抗は、温度プロファイルA、B、C、Dから抽出される。(b)熱伝導材料(TIM)、キャリアウェハ、マイクロバンプ、およびSiインターポーザーを含む構造の拡大図。(c)接合酸化膜、等価BEOL、およびBSPDNの層分解図。(d)レイアウト依存のM0およびBM0で挟まれた320個のデバイスを含む電力マップ。電力マップ(ピンクの破線)では、(e)CFETおよびNSの物理ベース熱SPICEが使用され、その他の部分では有限要素モデリングが使用されている

なお、これまで取り上げた16件の注目講演の筆頭著者の所属組織の国別内訳を見ると、中国(香港を含む)が4件でトップ、次いでベルギー(imec)3件、米国3件、日本、台湾、韓国各2件と続いている。つい数年前まで中国からの応募論文は質が低くて採択率も低いといわれていたが、近年、中国からの応募が激増しており質の高い論文が多く見られるようになってきているは注目である。