ルネサス、AIとチップレット対応の車載マルチドメインECU用SoC向け技術を開発 - ISSCC 2026

ISSCC 2026で3つの次世代車載SoC向け技術を発表

ルネサスエレクトロニクスは2月18日、次世代の車載E/E(電気/電子)アーキテクチャの中核となる高いAI処理能力とチップレット対応機能を搭載した車載マルチドメインECU用SoC実現に向けた3つの技術を開発したことを発表した。

同技術の詳細は、2026年2月15日から19日まで米国サンフランシスコで開催されている「国際固体素子回路会議(ISSCC 2026、International Solid-State Circuits Conference 2026)」にて発表された。

試作されたテストチップの写真 (出所:ルネサス)

機能安全対応、高性能化、高電力効率を同時に実現

SDV(Software-Defined Vehicle)時代における車載用SoCには、複数のアプリケーションを同時に実現するための高い演算性能とチップレットをベースとした柔軟な拡張性、そして車載用途として必須となる機能安全要件への対応が求められることとなっている。

例えばセントラルコンピューティング向けマルチドメイン用SoCは大規模化が進むことで車載品質の確保が難しくなるという課題の一方で、SoCの高性能に伴う消費電力の増加への対応としての電力効率の向上、そして安全性の確保などが求められることとなっている。今回の研究では、それらのニーズに対応する3種類の技術が開発されたという。

1つ目は、車載向けSoCにおける機能安全要求に対応することを目的としたチップレット構成でもASIL Dをサポートできるようにする独自の新アーキテクチャの開発。標準のダイ間通信規格UCIeインタフェースに独自のRegionIDメカニズムを組み合わせることで、多数のアプリケーションが同時動作する環境でもハードウェアリソースのアクセス干渉を防止し、Freedom from Interference(FFI)を実現可能にしたという。

また、従来のUCIeではRegionIDをダイ間で伝送する機能がなかったことから、RegionIDを物理アドレス空間にマッピングし、UCIe内の領域にエンコードして伝送する方式も開発。これにより、MMU(メモリ管理ユニット)やリアルタイムコアでの安全なアクセス制御が可能になり、チップレット間でも機能安全の要件を満たすことができるようになったとするほか、プロセッサからメモリバスへの帯域を維持する設計により、UCIeの評価では51.2GB/sの高速通信を達成し、SoC内部の伝送速度上限に迫る性能を確認したともしている。

2つ目は、3nmプロセスを採用したSoCにおいて、AI処理向けのNPU性能の向上を図りつつ、車載品質を確保する設計を実現したこと。AIの活用ニーズの拡大に併せてNPUの大規模化が進んでおり、そのチップ内面積は前世代比で1.5倍となっているというが、それと併せて共有クロック源から各回路へ至るクロックレイテンシの増大が課題となっていたという。

この課題に対して今回の研究では、従来モジュール単位で配置していたクロックパルスジェネレータ(CPG)を分割し、サブモジュール階層にmini-CPG(mCPG)を配置する設計へと変更することで、クロックレイテンシの低減を実現し、タイミング要件を満たすことに成功したとする。

また、mCPGの多層化はテストクロックの同期を困難にし、車載向けで不可欠なゼロディフェクト実現の妨げとなるという課題もあったことから、その対処として階層型CPGアーキテクチャにテスト回路を統合し、ユーザークロックとテストクロックの単一経路化を実現したとするほか、テストモードにおいても上位・下位mCPGを同一クロック源で同期させる設計により、単一位相として一括調整可能としたとのことで、これにより大規模SoCにおいてもゼロディフェクトレベルに向けた品質確保が可能となり、SDV向け次世代車載SoCとして求められる高信頼性を実現できるようになったとする。

3つ目は、車載向けSoCの高性能化を実現すると同時に電力効率と安全性を両立することを目的として90以上の電源ドメインを用いた高度なパワーゲーティング技術を開発したとする。

このパワーゲーティング技術により、動作状況に応じて数mWから数十Wまで精密な電力制御が可能になったとするほか、プロセスの微細化に伴う電流密度の上昇に対して、IRドロップ(電圧降下)を抑制するためにパワースイッチ(PSW)をリング型と行配置型の2種類に分割。電源投入時にはリング型PSWがラッシュ電流を抑え、続いて行型PSWがドメイン内インピーダンスを均一化することで、従来比でIRドロップを約13％改善することに成功したとする。

また、機能安全規格ASIL Dの要件を満たすためにDCLS(Dual Core Lock Step)構成では、マスターとチェッカーを独立したパワースイッチとコントローラで制御することで片側が故障した場合でもロックステップ動作による異常検出を可能としたほか、各PSWのゲート信号をループバック監視し、異常時のOFF検出を実現したとする。さらに、電圧監視には温度変動に強いデジタル電圧モニタ(DVMON)を採用し、エージング耐性も1.4mV向上させたとのことで、これらの取り組みにより電力効率と安全性を兼ね備えた高性能な車載用SoCを実現できるようになったと同社では説明している。