米Alteraは9月30日(現地時間)にサンノゼにおいて、「Altera Innovators Day 2025」を開催した。これに先立ち、そのInnovators Dayでの新発表の内容の事前説明会が行われたので、こちらをベースにご紹介したい(Photo01)。

  • Sam Rogan氏

    Photo01:説明を行った、おなじみSam Rogan氏(General Manager, APJ Sales, Altera、President,Altera Japan)

FPGA専業メーカーとして独立したAltera

既報の通り、同社は9月16日にSilver Lakeによる51％の株式取得が完了し、晴れてFPGA専業の独立子会社になった。今回のイベントはそんな訳で独立子会社となって初のイベントとなった訳だが、その新生AlteraについてRogan社長は「意思決定が早くなった」とした。

やはり社員10万人と3000人の会社では、何かを決めるにあたってのスピードが全然違うとの事。また投資判断についても、IntelのPSG(Programmable Solutions Group)時代には利益率は兎も角として売り上げの絶対額はCCGとかDCAIに比べてずっと少ない関係でどうしても後回しになっていたが、2023年に独立子会社になると決めた時点から投資はAltera社内で決められるようになり、このあたりから大分変ってきたとする。

そうした事がどの程度反映されたのかは不明だが、今回のInnovation Dayにおいて、すでに発表済みのすべてのAgilex FPGA/SoCの出荷が開始された事がまずアナウンスされた(Photo02)。

  • 今回発表された3つの話題

    Photo02:今回発表された3つの話題。以降、順に説明してゆく

この中には、3月に受注開始のみがアナウンスされた「Agilex 3」も含まれている。これによって、やっとAgilex 9からAgilex 3まで全製品が揃った形となる(Photo03)。

  • ついにAgilexで統一された

    Photo03:長らくローエンドはCycloneが担ってきた(MAXシリーズはまた別だ)が、やっとこれでAgilexで統一された事になる

性能改善が進められたQuartus Prime

次にQuartus Primeについて。今回v25.3がリリースされ、

  • v25.1.1と比較してコンパイル時間が6％改善
  • v23.1との比較ではコンパイル時間が27％短縮され、Fmax性能を維持しながら利用するALM(Adaptive Logic Module)の利用量を6％削減

と地味に改良が続いている事が紹介された(Photo04)。

  • Quartus Primeのままだとの事

    Photo04:そういえばQuartusはIntelによる買収時にQuartus Primeに名前が変わったのだが、今回独立したのでまたQuartusに戻るかと思ったら、引き続きQuartus Primeのままだとの事

またこのv25.3には新しいVisual Designer StudioのPreview版が搭載されることになった(Photo05)。

  • 正式なリリースはもうちょっと先になりそう

    Photo05:ただ今回のものはあくまでもPreviewということなので、正式なリリースはもうちょっと先になりそうだ

このVisual Designer Studioというのは、位置づけとしてはSystem Creationに相当するものである。第4世代というのはつまりSoC Builder、Qsys、Platform Designerに続くものであって、GUIを使ってDrag＆Drop的にIPやコンポーネントを配置し、それぞれの間をつなぐとかアドレスを割り当てるとか、そうしたものを(恐らくはある程度)自動で行えるようにしたもの、との事だった。ただこれでいきなりBitstreamが生成できるわけではなく、Visual Designer Studioの出力をQuartus Primeに読み込ませて、そこで最終的にBitstreamが生成されるという話であった。

Agilex 5 Dシリーズに大容量モデルが追加

最後にAgilex 5 Dシリーズに、新しく大容量のSKUが追加されるという話も紹介された(Photo06)。

  • 量産出荷は2027年前半を予定

    Photo06:こちらについては、サンプル出荷は同日開始らしいが、量産出荷は2027年前半を予定しているとの事

Logicおよび内蔵メモリは2.5倍になり、加えて外部のDDR5/LPDDR5接続の速度も引き上げられたものになるとの話であった。

今回の説明はこの程度の内容であるが、最後にちょっと余談を。2019年、IntelがAgilexを発表した時に、FPGAからeASICへのマイグレーションパスが示されたのだが、そのeASICは今回の独立劇でどういう扱いになったかを確認したところ、もうそのマイグレーションを提供するという話は完全に無くなったとの事であった。eASICの提供そのものはAltera側が担っているとのことなので、すでにデザインを完了している顧客へのeASIC製品の提供は引き続き行うものの、新規のデザインは対応しない(というか、出来ない)という話であった。まぁ予想通りではあったが、eASICは結構顧客が居ただけに残念である。