米・Cadenceの日本法人である日本ケイデンス・デザイン・システムズ(ケイデンス)とイノテック ICソリューション本部は7月25日、横浜市内で革新的なソリューションを紹介するイベント「CadenceCONNECT Japan 2025」を開催。その中でケイデンスは、全製品にAIを搭載することで機能強化と処理時間(TAT)の短縮、およびコスト削減を図る計画を明らかにした。

Cadence R＆D担当副社長のソーガット・セン氏は、生成AIやAIエージェントをフル活用して、「近い将来、技術者が自然言語でシステムとやりとりしながら設計を自動化することを目指している」と説明する。

“生成AI元年”はEDAの役割が急拡大

会場ではケイデンスに加え、TSMCやエヌビディア、キヤノン、ソニーセミコンダクタソリューションズ、キオクシアなどのユーザーが、電子回路自動設計ツール(EDA)の最新活用事例などを発表した。目玉になったのは“AIをいかに活用するか”で、ケイデンスの金子敏文社長は、「生成AIの適用が増えてきた。フィジカルAIの活用も広がっている」と話す。また「今年は生成AI元年、カギとなる思考能力を高めるには多くの画像処理装置(GPU)が必要になる」(エヌビディア)とされ、EDAの役割は大きくなる。

  • ケイデンスの金子敏文社長

    日本ケイデンス・デザイン・システムズの金子敏文社長

ケイデンスでは、CEOが直々にAI活用の指示を出しているという。自動運転やドローン、ロボットといった高成長分野では、最先端プロセスによる大規模回路の設計最適化やカスタム化、検証にAIエージェントを使っている。後工程での3次元パッケージ(3D IC)を含めた解析には、いくつもの物理現象を組み合わせたマルチフィジックスも必要になる。Cadenceのポール・カニングハム氏は、「インテリジェンスシステム設計が重要だ。製造前に行うシミュレーションはデジタルツインともいえる。AIに対応する新たな大規模データ解析プラットフォームも揃えている」と説明した。

  • Cadence システムベリフィケーショングループのポール・カニングハム氏

    Cadence システムベリフィケーショングループのポール・カニングハムSVP＆GM

ケイデンスは、数年前からチップや基板(PCB)だけではなくシステム全体を設計するEDAに取り組んできた。これまで培ってきたアルゴリズムを投入して最適化AIの開発を進めている。まずPCBとICパッケージは短TATと高品質化、コスト削減を目指して設計自動化と解析、生産性の向上を図る。自動化では電子デバイスの配置や配線、電源グラウンドの自動配線に注目しているとした。

一方で、生成AIのひとつである大規模言語モデル(LLM)を使ったAIエージェントは、自然言語をつかったプロパティなどの検索やIP(設計資産)の再利用などに活用する。またPCB配置配線を自動化するツールである「Allegro X AI」には生成AIが搭載されており、技術者がプログラムを作成する場合、AIに要求するとAIがプログラムを作成し、Allegroに組み込む。

AIをつかった自動配線を目指す同社は、IP再利用についてもアイデアがあるとのこと。設計者が新たな回路作成に取り組みはじめるとき、「次はこうしたほうがよいでしょうとAIの方から提案することを想定している」(ソーガット・セン氏)としている。

  • Cadenceのソーガット・セン氏

    Cadence R＆D担当副社長のソーガット・セン氏