Xilinx、900万ロジックセル搭載の16nmプロセスFPGA「Virtex VU19P」を発表

米Xilinxは8月21日(現地時間)、900万ロジックセルを搭載したハイエンドFPGAとして16nmプロセスを採用した「Virtex UltraScale+ VU19P」を発表した(Photo01)。

• Photo01:横に置かれているのは25セント硬貨(直径24.26mm)

VU19Pは900万ロジックセルと2072 User I/O、それと28Gトランシーバを80個搭載する、ハイエンドというよりもちょっとしたお化けFPGAであり(Photo02)、従来のハイエンドだった「Xilinx UltraScale VU440」と比較してロジックセル数で1.6倍(Photo03)、I/O Bandwidthは1.4倍(Photo04)、28Gレーンは1.7倍(Photo05)に増強されることになった。

• Photo02:最近はめっきり聞かなくなった(前面に押し出されなくなった)ASIC/ASSPのプロトタイプ製造というニーズだが、ニーズそのものは現在もしっかりあるわけで、しかもプロセスの微細化に伴ってより巨大になる方向であることを考えると、ロジックセルの数が増えるのはそれだけでうれしいということになる

• Photo03:別にCortex-A9が実装されているわけではなく、Cortex-A9を入れるとしたらいくつ搭載できるか、を示しただけである

• Photo04:信号速度そのものは変化がなく、信号数が増えただけである。ただ信号数が増えたことで、複数FPGAを組み合わせる場合でも帯域を増やせるようになった

• Photo05:VU440はもともと16.3Gb/sのトランシーバ×48なので、速度そのものも向上している。ちなみにXilinx Ultrascaleの世代だと32.75Gb/sのトランシーバを持つシリーズもある(VU190など、これを60個持つ)が、ロジックセル数がハイエンドのVU190でも2350個と半分未満でしかない

当然ながらVU19Pは他のVirtex UltraScale+同様にVivado DesignSuiteで開発可能(Photo06)で、特に同社が2016年あたりから提供しているUltraFast設計手法を用いることで迅速な開発が可能とされる。

• Photo06:当然ながらHLS Tool(SDxxx)も利用可能

同社はほぼ4年おきにハイエンドFPGAを更新している格好であり(Photo07)、今後もこうした大容量FPGAを提供していくという話であった。

• Photo07:次は2023年あたりに7nm世代となる形だが、これがACAPの形で提供されるのかどうかなどを含めて詳細は不明。まだ先走りすぎという気もする

なおVirtex UltraScale+ VU19Pは2020年秋に一般向けの出荷を開始する予定となっている。