SOT-MRAMを最終レベルキャッシュで使うための残された課題

デバイスの磁気耐性 - 外部磁場の向きの役割

MRAMデバイスの動作は完全に電気的に制御されているが、外部の磁場によってデバイスのパフォーマンスが簡単に損なわれる可能性がある。

この信頼性の問題により、磁気耐性に関するより広範な世界規模の調査が始まった。この研究の目的は、作用するメカニズムをより深く理解し、保護を向上させるためのMRAM設計を導くことである。さらに磁場に対するMRAMの堅牢性を認定するためのアプリケーション依存の標準が開発され、保存されたデータが保護される磁場の強度が指定されている。

imecは、IEDM 2024で、外部磁場の強度だけでなく方向もMRAMデバイスのアクティブ書き込み磁気耐性に悪影響を与え、WERの劣化として観察される可能性があるという最初の実験的証拠を提供した^[8]。

この研究はSTT-MRAMデバイスで実施されたが、主な結論はSOT-MRAMデバイスにも有効であると期待されている。実験では、垂直MTJスタックにさまざまな角度で外部磁場(4～40mT)を印加し、WERへの影響を測定した。特定の外部磁場角度では、10mTという低い磁場でも書き込み信頼性の大幅な低下が観察された。