メモリコミュニティは近年、SOT-MRAM技術の開発で大きな進歩を遂げてきた。

imecも画期的な改良でこの進歩に貢献してきた。VLSI Symposium 2018での最初の発表に続いて、キャッシュアプリケーションへの道のりにおける主要な課題に対処するための進歩的なイノベーションを報告している[1,2]

これまでに、300psまでのスイッチング速度を備えた最先端のSOT-MRAM単一デバイスが300mmウェハ上で実証されている[3,4]。垂直MTJ磁化の採用は、スケーリングの可能性を向上させるための重要なステップであると考えられている。

また、書き込み操作中に外部磁場を必要としないことで、SOT-MRAMの技術準備レベルの向上にも進展があった。このような磁場は、確定的な磁化スイッチングを保証するために必要である。外部磁場がないと、書き込み操作の信頼性が低下し、書き込み成功率は50%になってしまう。製造の観点から、外部磁場を使用してメモリデバイスを操作することは、製品レベルでは実現可能ではない。したがって、磁場フリーのSOT-MRAMデバイス技術の開発が不可欠となる。imecの研究者たちは、SOTトラックの一部として面内磁性層を組み込むことで、磁場フリーのスイッチングアプローチを実証した。この磁性層によって誘導される面内磁場が外部磁場の役割を引き継ぎ、技術の実用性を高めている[3,4]

フリー層の磁化を切り替えるために必要な高い注入電流に関連する動的消費電力を下げるためのソリューションも提案されている。IEDM 2022では、書き込み操作中に電圧ゲート支援アプローチを実証し、切り替えのエネルギー障壁を下げたことを報告した[3,4]。電圧ゲート支援アプローチはビットセル面積の削減も可能にし、高密度SRAMアプリケーションにとって魅力的である。

この記事は
Members+会員の方のみ御覧いただけます

ログイン/無料会員登録

会員サービスの詳細はこちら