ルネサスが車載適用可能な高密度/低消費電力な3nmプロセスTCAM技術を開発 - ISSCC 2026

3nm FinFETプロセス採用の高性能TCAMをISSCC 2026で発表

ルネサスエレクトロニクスは2月18日、高密度化、低消費電力化、機能安全の強化を同時に実現し、車載用途にも適用可能な3nm FinFETプロセスを用いたコンフィギュラブルなTCAM(Ternary Content Addressable Memory)を開発したことを発表した。

同成果の詳細は、2月15日から19日まで米国・サンフランシスコで開催されている「国際固体素子回路会議(ISSCC 2026:International Solid-State Circuits Conference 2026)」にて発表された。

3nm FinFETプロセスによるコンフィギュラブルTCAMのテストチップ写真 (出所:ルネサス)

消費電力とメモリ密度の課題を解決する手法を考案

CAMは主にネットワーク機器で活用される機能メモリの一種で、日本語では連想メモリとも呼ばれる。その中でもTCAMは1、0、xの3値を用いたもので、L3スイッチにおけるルーティングテーブル、アクセス制御リスト(ACL)、サービス品質(QoS)ポリシーなどの情報を保存するためなどで使われている。しかし、AIをはじめ、コンピューティング能力の増大とそれによるトラフィック量の増大に伴い、TCAMには256ビット×4096エントリ久の大規模で多様な構成が求められるようになっているものの、従来のハードマクロのみに依存した大容量化では、バンクやリピータの増加による周辺回路面積が増大し、タイミング収束も難しくなるという課題があったという。

また、検索時の消費電力が増加することも課題となっているほか、車載アプリケーションにおいてはISO26262などの機能安全規格への対応として、より高いセーフティーカバレッジが求められるようになっているという。

そこで同社は今回、そうした課題に対応することを目指した新たなTCAMの開発を行ったという。

具体的には、新たに開発したTCAMハードマクロが、検索キー幅8～64ビット、エントリ深さ32～128という小粒度のメモリコンパイラとしてサポートする構成とし、例えば256ビット×4096エントリのような、それを超える構成の場合は、ハードマクロとツールによるソフトマクロの自動生成技術を組み合わせることで、単一マクロとして広い範囲をカバーできるコンフィギュラブルな構成を可能としたという。この結果、1チップ内でアプリケーションが求める多様なTCAM構成を柔軟かつ高密度に実現できるようになり、5.27Mビット/mm²というメモリ密度を実現したとする。

加えて、ハードマクロに第1段の検索で全エントリがミスマッチかを判定し、第2段の検索の要否制御に用いる「全ミスマッチ検出回路」を搭載して2段構成のパイプライン検索を行う仕組みも導入。第1段の検索結果に応じて、2段目の検索を続けるか停止するかを制御できるため、不要な消費電力を抑制できるようになり、例えば64～256ビット×512エントリの構成では、マクロ列(ビット幅)方向のパイプライン検索(キー分割あり・>64bit)で最大71.1％の削減が、マクロ行(エントリ深さ)方向のパイプライン検索(キー分割なし・≤64bit)で最大65.3％削減をそれぞれ達成したとするほか、256ビット×512エントリ構成において、低消費電力性能となる検索エネルギーは0.167fJ/bitを実現したとする。さらに、タイミング負荷も分散され、クロックを高速化できるため、1.7GHzの検索速度を達成したとのことで、これらの結果、TCAMの総合性能指数(密度×速度÷エネルギー)であるFigure of Merit(FOM)は53.8となり、従来研究比で最高の性能を示したとする。

このほか、車載用途対応に向けて従来のTCAMでは、同一アドレスのビットセルが物理的に隣接するため、ソフトエラー発生時にダブルビットエラーが生じると、SECDED(Single Error Correction Double Error Detection)のECC(誤り検出・訂正)では訂正できないという課題があったことに対し、ユーザデータとECCパリティで構成されるデータバスを奇数バスと偶数バスに分割してメモリセル間の物理距離を確保することで、ダブルビットエラーを単一ビットエラー相当に抑えて訂正可能にしたほか、ECCパリティを専用SRAMに格納し、TCAMと独立したアドレスデコーダを持つことで、TCAMへの書き込み時に誤ったアドレスが選択される場合の検出性を高めたことで、車載用途で求められる機能安全のカバレッジの向上を実現したという。

なお、同社では車載用だけでなく、センサとプロセッサ間で高速データがやり取りされる産業機器やコンシューマ機器にも有効であり、柔軟な検索キー幅とエントリ深さの構成に対応し、電力削減と機能安全の堅牢性を両立することで、多様なニーズに応えることが可能だと説明しており、今後も、大容量・低消費電力・高信頼のメモリアーキテクチャの技術開発を行っていくとしている。