アドバンテストは2月20日、シリコンの試作前に、シミュレーションなどを用いて設計の機能や性能を確認するプロセスである「プレシリコン検証」のデータを、実際に試作チップを用いて、実機環境で動作や特性を評価し、量産に向けた最終調整を行う「ポストシリコン検証」に活用して開発工期短縮と品質向上を図ることを可能とするシリコン検証自動化ソリューション「SiConic」を発表した。

近年の半導体は、プロセスの微細化に伴うトランジスタ数の増加により、SoCの内部にさまざまな機能が搭載されるようになったほか、3Dパッケージやチップレットなど、複数の機能を1パッケージに統合して高機能化を図る手法など、従来の検証手法では、そうした新たな技術で生じる課題への対応が難しくなってきている。加えて、半導体デバイスの開発期間の短縮と高い品質の維持という相反する2つのニーズの両立も求められるようになってきている。

そうした課題に対し、プレシリコンで作成された膨大な検証のためのテスト・コンテンツを再利用することができれば、効率と品質の向上が期待できるとされてきたが、実際にシリコン検証向けのテスト・コンテンツを再利用して拡張できる自動化フローやツールが不足していたという。

今回、同社はCadence Design Systems、Siemens、SynopsysなどのEDAパートナーを含むSiConicエコシステムを活用することで、この再利用に向けた課題の克服を目指したとする。

具体的にSiConicは、「SiConic Explorer」と「SiConic Link」の2つで構成されており、SiConic Explorerはソリューションのソフトウェア基盤として、標準化団体である「Accellera Systems Initiative」が策定したハードウェアやソフトウェアの設計、試作や量産などさまざまな工程で同じテスト仕様を共有し利用するための標準となる「Portable Test and Stimulus Standard(PSS)」準拠のEDA検証ツール(例えばCadenceのPerspec System Verifierなど)とシームレスに統合することで自動化フローを実現するほか、Lauterbachの「TRACE32」のようなデバッガとの統合により、複雑なマルチIPテスト・ケースの迅速な立ち上げを支援することができるという。

一方のSiConic Linkは、ベンチ環境下におけるSiConicのハードウェア基盤で、高速I/O機能を備えることでPCIeやUSBなどのインタフェース規格をサポートし、テスト実行中の高スループットな機能検証や詳細なトレース解析が可能なほか、JTAGやSPIといった制御インタフェースや汎用I/Oを備えることで、デバッグのワークフローを改善するとともに、ターゲットボード環境におけるデバイスの制御性と可視性の向上を可能とするという。

  • SiConic

    SiConicのイメージ (出所:アドバンテスト)

これらのハードウェアとソフトウェアを組み合わせたソリューションにより、設計検証(Design Verification:DV)エンジニアは、使い慣れたプレシリコン手法をそのまま活用し、ポストシリコン環境でも広範な機能検証を行うことができるようになるほか、シリコン検証(Silicon Validation:SV)エンジニアは、PSSベースまたは手動で指示されたテスト・コンテンツのシームレスなロード、パラメータ設定、デバッグにより、迅速で信頼性の高いデバイスの立ち上げと機能特性評価が可能になると同社では説明している。

なお、アドバンテストでは可搬性の高いSiConicのハードウェアのメリットとして、複雑なSoCと多様なIPブロックを扱う分散型のグローバルR＆Dチームにもスムーズに導入することができると説明しているほか、チームの連携とデータに基づくインサイトを活かし、信頼性の高いサインオフ判断を可能にするとともに、早期サンプルを受け取る顧客との信頼関係を構築し、システムの長期的な安定稼働とスムーズな量産移行を支援することにつながるともしており、AMDのCorporate FellowであるAlex Starr氏がマルチ・チップレット設計の複雑化が進む現在の開発環境を踏まえ、「PSSを活用した取り組みを通じてアドバンテストと連携することで、プレシリコンとポストシリコンをスムーズにつなぐ、効率的で拡張性のある包括的なテスト環境を提供できることを嬉しく思う」とコメントしている。