TSMCは10月26日、5nmプロセスのパフォーマンス重視の拡張版となる「N4P」プロセス(4nmプロセス改良版)を発表した。

N4Pは、N5プロセス比でパフォーマンスが11％向上、N4比でも6％向上するという。また、電力効率はN5比で22％向上し、トランジスタ密度も6％向上するという。

また、N4Pはマスク数を減らすことが可能で、それによりプロセスの複雑さが軽減され、ウェハのサイクルタイム改善も可能になるとしている。

5nmプロセスの製品を移行させることも可能であり、3nm(N3)プロセスに移行するよりも、容易かつ低コストで電力効率の向上やパフォーマンスの向上を図ることを可能にするともしている。

なお、N4Pの設計については、すでにTSMCの包括的なシリコンIPおよびEDA向けの設計エコシステムによってサポートされており、その最初の製品は2022年の後半までにテープアウトされる予定だという。

台湾半導体業界関係者の間では、AppleのiPhone2022年モデルには、N3プロセスがギリギリのタイミングで適用できると見られていたが、現在、その開発が若干遅れ気味となっており、最終的にはこのN4Pプロセスが採用される可能性があるとの見方が出てきているという。