Xilinxの日本法人であるザイリンクスは3月19日、日本のデータサイエンティストや機械学習/AIエンジニア、システム設計者などを対象に同社のデーターセンター事業戦略についての紹介を行う「Xilinx Data Center Acceleration Seminar 2019 ~ポストムーア時代のデータセンターを加速する新たな選択肢~」を開催。自社のデータセンターに対する考え方のほか、パートナー各社のソリューションの紹介などを行った。
現在、日々生み出される膨大なデータの90%は数値、文書、画像、音声、動画のような明確な構造定義を持たない「非構造化データ」といわれており、データセンターはさまざまな要件に柔軟に対応する必要性に迫られている。こうした市場環境に対して同社は、FPGAを活用することで柔軟に対応できるとする。Xilinx データセンターグループ Alveoマーケットデベロップメント担当VPのケン・ウェイ氏は、「我々のプラットフォームは、Compute用途のほか、ストレージやネットワーク分野でも活用されており、広範なデータセンター用途に対応できることが実証されている。これは、CPUやGPUと大きくことなるメリットである」と、FPGAを中心とした自社プラットフォームの優位性を強調。提供形態も、パートナーとの連携の強化から、チップとしてのみならず、PCIeカード(Alveo)、そしてFaaS(FPGA as a Service)とさまざま形で性能を提供することが可能となっているとする。
「Xilinxのプラットフォームのベースとなるのは、エコシステムの構築」(同)であり、データベース、機械学習、ビデオ、金融、HPE/ライフサイエンスなどさまざまな分野でパートナーと協力してアプリケーションの開発を進めており、そうした取り組みは今後も拡大を図っていくとするほか、手軽にFPGAの活用を可能にしたAlveoについても複数のパートナーとさまざまなソリューションの構築が進んでいるとした。
Alveo認証済みサーバも各社から提供
このAlveoだが、当初アナウンスされたエントリモデル「U200」や上位モデル「U250」に加え、HBM2を搭載することで、460GB/sのメモリバンド幅を実現した「U280」といったモデルも2018年11月に発表するなど、ラインアップの拡充が図られている。U280は現在、エンジニアリングサンプルの出荷を開始、日本のカスタマとも協力しており、90%以上の利用効率を実現できることが見えてきたとする。
また、Dell EMCやヒューレットパッカード エンタープライズ(HPE)、SuperMicroなどサーバ大手各社からAlveo認証済みサーバが提供されているほか、AMDのEPYCと組み合わせて世界トップクラスの高速な推論処理を実行が可能であることなども示すなど、周辺のハードウェア環境の整備も強力に進められている。
さらに、かつてFPGAはVerilog HDLやVHDLといったハードウェア記述言語でしか回路を構成できなかったため、扱う人に対する敷居を必然的に高めてしまっていた。そうした反省から、近年では「SDx」と呼ぶ高位合成ツールスィートを用意。用途に応じてさまざまなプラットフォームが提供されるようになってきており、データセンターニーズに対しても、FPGA向けOpenCLプラットフォームとなる「SDAccel」を提供することで、C/C++環境でのFPGAアクセラレーションを可能としている(U200およびU250を推奨オンプレミスプラットフォームとして同社はアナウンスしている)。ちなみに、SDAccelは最大60日間、無償で利用が可能となっている。
こうした最近のXilinxの活動を見ると、Alveoをデータセンター市場の攻略の橋頭堡として活用したいという思惑が見えてくる。こうした取り組みについて、同社データセンター チーフアーキテクトのソン・キム氏は「ソフトウェア開発の感覚でFPGAアクセラレーションを実装することができる」ことを目指したものだとするほか、もし自分で開発したくない、という人であっても、同社のアクセラレーションプログラムが提供するパートナー開発のアプリを活用することで、さまざまな処理にFPGAアクセラレーションを提供できるとしている。
FPGAによるネットワーク処理のアクセラレーション
このほか、同社はデータセンター向けソリューションとして、「FPGA SmartNIC」と呼ぶNICプラットフォームアーキテクチャの開発を進めている。SmartNICは、従来のASICによるNICではなく、FPGAをNICとして活用することで、仮想サーバにおけるCPU負荷のかかる処理をオフロードして、処理能力を向上させようというものだが、同社では、ネットワーク/コンピューティング/ストレージアクセラレーション+制御プレーンといった機能も持たせた「Converged SmartNIC」を実現することで、帯域のサポートやサーバパフォーマンス向上などを実現しようとしている。
同社のSmartNICに対する考え方の重要なポイントは、ネットワーク機器のデータプレーンをプログラムすることを目的に開発された言語「P4」を同社のFPGA用データプレーンIPコアの自動生成を可能にする高レベルSDK「SDNet」でサポートしようとしている点である。
P4を活用することで、SmartNICを交換してもリコンフィギュラブル性を維持し続けることができるほか、デバイスの動作変更も容易に行うことができるようになるためだ。
会場ではデモとして、100Gイーサネットのスモールパケット(~64バイト)のRx処理ならびにTx処理それぞれを90Mpps(packet per second)で実現できることが紹介されていた。
なお、同社によると、このConverged SmartNICソリューションは2019年第3四半期にはローンチされる予定だという。