そのほかの発表

そのほかの発表についても簡単に紹介しておこう。さらに詳細に知りたい場合には、例年、DACのWebサイトに論文が公開されるのでそれを見ると良いだろう。

まずは15.3の発表について述べよう。"メニーコア"のオンチップネットワークではバッファの容量が大きく取れない。バッファは混雑していない場合は、ボーズ・アインシュタイン統計のように振る舞う。また、混雑してくると、フェルミ・ディラック統計的に振る舞うという。これを利用して、従来のキューイングモデルより効率の良いバッファの割り当て方法が可能ではないかという発表だった。

15.4は、製造ばらつきを利用して、各プロセッサ固有のIDやキーを作り、それを使ってDRM(Digital Rights Management)を行おうという提案である。この発表で提案する方法とは異なるが、これと同じ趣旨の技術はすでに実用化されている。それをDRMに結びつけるところがポイントだが、その部分についての詳しい発表はなかった。

15.5はプロセス微細化に伴い、露光したゲートの端が丸まって短くなってしまうラインエンドショートニングがMOSトランジスタの特性にどのような影響を与えるかを解析したものである。多くの場合、ラインエンドショートニングが起こっても致命的な不良にはならないということを示し、これを利用して、より良い設計ルールを作る研究を続けると述べた。

15.7はポリシリコンTFTについての発表だった。ポリシリコンTFTでは、チャネル領域を横切って結晶のグレインバウンダリができると性能が低下するという問題がある。それに対して、多数の小さいトランジスタを並列接続するなどの方法でこれを回避することにより、高性能で低電力、低コストのシステムが実現できるという。

15.8は、バックゲートの電位でカーボンナノチューブトランジスタの特性を変化させることにより、可変ロジックを作るという発表だった。シリコン上に薄い酸化膜を作り、その上にアルミのゲート電極を付ける。そしてアルミの表面を酸化させゲート絶縁膜を作り、その上にカーボンナノチューブを載せる。するとアルミがゲート電極になり、シリコンがバックゲートの電極となる。ナノチューブトランジスタは、バックゲートの電位が負の場合はスレッショルド電圧が負になりPMOSのように振る舞い、逆にバックゲートを正に電位とするとNMOSのように振る舞う。この機能を使ってトランジスタの特性を変えることにより、7個のトランジスタを使った回路で8種の論理関数を実現する例が発表された。

もっと"ワイルドでクレージー"な面白いアイデアが出てくるかと期待していたが、なかなかそういう発想は少なかったというのが筆者の感想である。