シーメンスEDAのIC製造ソリューションとサービス
身の回りを取り巻く環境のデジタル化により、世界的な不半導体不足の解消を求める声は大きくなる一方である。また2021年6月に経済産業省が発表した国内における半導体戦略の概略によると、半導体は「デジタル社会を支える重要基盤・安全保障に直結する戦略技術として死活的に重要」であり、またサプライチェーン強靱化のためには半導体の製造に向けた主体的な取り組みが必要と位置付けている。
この半導体、つまりICの開発および製造においては、設計面での課題だけではなく、設計したデザインを製造するために解決すべき様々な課題が山積している。ここでは、シーメンスが提唱するIC製造向けソリューションが、いかにして厳密なCD（Critical Dimension）コントロールの維持、プロセスウィンドウの最大化と最適化といったGDSII-to-Maskフローにおいて重要視される課題に対応し、同時にマスク製造期間やCost of Ownershipを削減しつつ高いウエハ歩留まりを実現するかについて紹介する。
今日のIC製造では、膨大な量のデータが生成される。しかもその大半は未使用であったり、SPCチャートや装置のステータスモニタなど、特定のアプリケーションでの使用に限定されている。シーメンスEDAが提供するCalibre Fabソリューションは、その莫大な量のデータを構造化して分析（図1）したうえで予測的な機械学習（ML）モデルを作成し、製品の歩留まりを向上させるための「実用的な」分析データを生成することにより、製品の歩留まりを向上させ、迅速な立ち上げをサポートする。
-
図1. デザイン分析 - パターン間の階層的相関性
詳細については、IC製造における歩留まり向上を実現するための予測設計とプロセスの詳細分析を解説するプレゼンテーションを参照いただきたい。
また、IC製造において課題となる設計期間と精度の維持は、Calibreプラットフォームに新たに追加された機械学習アルゴリズムが解決する（図2）。
-
図2. Calibreのアーキテクチャには機械学習（ML）インフラが統合されている
生産性、Time-to-Market、精度、プロセスウィンドウの強化は、IC製造のプロセス技術におけるロードマップに沿って進捗させていくうえで、すべて満たすべき重要な指標と言える。プロセスモデリングに機械学習を統合させると、リソグラフィとエッチングの両工程において、精度と予測可能性を大幅に改善できる。
「よりスマートで迅速な」IC製造を実現するうえで重要となる製造のための設計（DFM）でカギとなる3つのステップ「プロセスモデリング、光学近接効果補正（OPC）、リソ・フォー・デザイン（LFD）」を機械学習によって改善する方法については、以下の技術文献で詳しく解説している。
半導体製品の開発において、高度で依存性が高く、かつ長期間におよぶワークフローが数多く存在することは周知の事実である。簡略化して考えただけでも、製造サイドは、技術企画、開発、認定、生産立ち上げ。また設計サイドは、アーキテクチャ定義、IP開発、プロトタイピング、生産立ち上げへとフローが進む。最終製品を実現させるためには、この両者が密接に連携して作業を行う必要がある。しかも開発の各段階はエンジニアリングに集約され、その工程は何度も繰り返されるため、多くの企業にとって半導体製品の実現と量産化にかかるコストは法外なものとなっている。
-
図3. 半導体製品開発ワークフロー
そこで次に、シーメンスが提供しているEDAサービスを紹介したい。半導体製品の製造と設計の両側で、製品の高品質化と市場投入の迅速化を可能にするベストプラクティスやメソドロジを提供し、半導体製品の実現に向けた障壁を低減してきた長い実績に裏打ちされた各EDAサービスが、半導体製品開発においてどのようなインパクトを及ぼしているかについていくつかのサービス例を抜粋して紹介しよう。
製造向けサービス - 光学プロセス補正マネジメントシステム
OPCは、シリコン上に通常製造ラインで実現可能な寸法以下のパターンを実現し、製造ラインにおけるシリコンウエハー上のパターンの均一性を保証するための重要な工程である。シリコン上のパターン寸法はシリコンデバイスの性能に直結するため、競争力のある高品質な製品を求める半導体ファウンドリでは、OPC性能は重要な要素となっている（図4）。
シーメンスEDAは、OPCワークフローをファウンドリ環境に合わせて調整し、ファウンドリ環境内の管理システムを構築するためのサービスを提供している。これにより、ファウンドリは複数の製品のテープアウトを管理し、レシピファイルを容易に維持し、堅牢な品質保証プロセスを持つことができる。このサービスによりOPCのセットアップ時間が数ヶ月短縮され、エンジニアリングの労力が大幅に削減されることが既に多くの現場で証明されている。
-
図4. OPCの構成要素と、開発から生産に至るまでのフェーズ
PDK サービス - デザインルール管理システム: Design Rule Management System (DRMS)
デザインルールとは、レイアウト設計をする際の指針として、製造工程によって定められたルールのことである。デザインルールに違反したレイアウトデザインは、製造側に渡した際に問題を発生させてしまう。このデザインルールを管理し、ルールの意図を正確に実装したルールファイルを提供することは、IC製品の製造における非常に重要なステップとなっている。物理検証用ルールファイルにルールが正しく実装されていないと、製造の遅延や高コスト化につながりかねないからだ。増え続けるルールを管理することの重要性を認識しているシーメンスEDAは、デザインルール管理システム（図5）を構築し、デザインルールファイルの開発および認定に関するベストプラクティスを実施することで、ルールファイル入手までのターンアラウンドタイムを短縮し、ルールファイルの品質向上を可能にする。
-
図5. デザインルール管理システムの例
設計サービス
設計サイクルの短縮に向け、シーメンスEDAは一般的な設計タスクを自動化する多くのソリューションを開発した。長年の実績で実証済みのベストプラクティスをサービスとして自社のフローに導入することで、納期の改善と一貫した品質のアウトプットを保証できるようになる（表1）。
-
表1. 設計の自動化を可能とするソリューション例A@表1. 設計の自動化を可能とするソリューション例
IoTシステム開発に欠かせないマルチドメイン設計環境
ここでIC製造から少し視点を変え、設計環境、特にIoT向け半導体設計環境について触れる。IoT市場は大きなビジネスの場ではあるものの、IoTデバイスやセンサの開発は一筋縄でいくものではない。IoTシステム内部には、アナログ／ミックスシグナル（AMS）、デジタル、RF、フォトニクス、MEMSなどが混在し、開発に際しては様々な異なるモデルを取り扱うマルチドメイン設計（図6）が必要になる。シーメンスEDAでは、これらすべての設計領域（ドメイン）をサポートするIoT設計のための統合されたトップダウン設計フローを提供している。もちろん、上述したプロセス・デザインキット（PDK）サービスにも対応、提供している。
-
図6. IoTマルチドメイン・システム
ところでMEMSとICレイアウトの大きな違いは、ユニークな不定形形状を使用するにある。従来のCMOS ICの設計では、レイアウト形状はマンハッタン型（長方形や直線的な多角形など）が主流であったが、MEMSの設計では、より多様な形状が利用される。これはMEMSが、機械、光学、磁気、流体、生物などの分野で幅広く応用されていることに起因する。シーメンスEDAのIoTシステム向け設計環境は、単にマルチドメインの設計を可能にするだけでなく、MEMS素子の製造プロセスステップを含む3Dモデルの作成や断面図などでの確認や有限要素解析ツールへの出力までをサポートし、曲線の多いMEMSレイアウトを豊かな機能で容易に描画および検証できる（図7）。
-
図7. 統合されたMEMS設計環境
IoTシステムの設計と検証を成功に導くマルチドメイン設計環境については、以下の文献において詳しく解説されている。
その他にも、シーメンスEDAのウェブサイトには、IoTシステムに欠かせないカスタムIC設計・検証ツールを中心とした技術資料が一覧として多数掲載されている。
IC設計および製造向け技術資料の紹介
前述の通り、シーメンスEDAは、ICの製造および設計に役立つ技術資料を積極的に公開している。その中から特にIC製造に有効と思われるものを、ここでいくつか紹介しよう。
上記以外にもオンデマンドウェビナーなどを含め、多数の資料が公開されている。興味を持たれたら、ぜひシーメンスEDAのウェブサイトを訪問してみていただけないだろうか。なお、記事で紹介してきた英文の技術資料の日本語化が計画されている。記載のリンク先から順次ダウンロードできるようになっていくので、ぜひ本記事をブックマークし定期的に確認していただけたら幸いである。
末筆であるが、ここまで紹介してきたシーメンスEDAのIC製造を中心とした製品やソリューション、サービスに興味を持っていただけた場合には、もしくはウェブサイトでの公開に先行して日本語での案内を希望される場合には、下記の製品情報問い合わせフォームから気軽にお問い合わせ願いたい。
[PR]提供：シーメンスEDA
