ダイサイズの経済学

半導体を語る時よく「人間の指の爪ほどのサイズのシリコン基板上におびただしい数のトランジスタ素子を集積する技術集約的製品」といったような表現が使われる。そして、半導体産業は研究開発、回路設計、そして微細加工技術/製造設備といった各分野への巨額投資によって支えられている。この巨額投資の結果として生れるのが、最終製品としての「Die(ダイ)」であり、その上に集積されるトランジスタ素子の数は現在では億単位の個数に上る。

半導体製品の経済価値は限られたサイズのシリコンウェハから、どれほどの数の良品が取れるかで決定される。結果的に、より多くのトランジスタを集積した、より小さなダイを、どれだけ良い歩留りで製造するかが半導体の価値を決定付ける要因となる。

最近、米国の業界誌に掲載された「IntelのNova Lakeプロセッサのダイサイズに関する“X”へのリーク投稿:TSMC製のタイルが高コスト？」と題された記事が興味深かったので、そこからダイのコストについて考えてみた。

Intelの次世代プロセッサは高コストの可能性？

かなりギークな半導体ハードウェアファンに人気のある同サイトの記事によると、Intelが社運をかけるプロセッサ製品「Core Ultra シリーズ3」の次に控える「Nova Lake」(開発コード名)の製造コストがかなり高くなる可能性を指摘している。

Intel 18Aプロセスによる最初の製品となるPanther Lakeの本格出荷はすでに始まっているが、搭載PCの出荷を前に、その性能がかなり期待されている。これによってIntelは長年続いた赤字体質を脱する体制を整えつつあるが、次期製品となるNova Lakeの製造コストがかなり高くなると予測され、今後のIntelの財務状況改善は限定的なのではないかと結んでいる。

タイル型のチップレット構造を採用するPanther Lakeは、性能重視のP-Coreや消費電力重視のE-Coreを複数個集積した「コンピュート・タイル」の他に、I/Oなどの周辺機能を集積した「プラットフォーム・コントロール・タイル(PCT)」、高度なグラフィックス機能を集積した「グラフィックス(GPU)タイル」の3つの部分で構成されている。

Panther Lakeのタイル構成。左上がコンピュート・タイル、左下がGPUタイル、右上がPCT、右下がダミーのフィラータイル (編集部撮影)

Intelはこのうち性能向上の肝となる「コンピュート・タイル」部分を主に自前のIntel 18Aプロセスで製造し、その他の2つのタイルは一部、TSMCから供給を受ける形となっている(例えば12コア版のグラフィックスタイルはTSMC N3Eを採用している。4コア版はIntel 3で製造。PCTはTSMC N6を採用)。

“X”へのリーク情報を基にしたこの記事では、Nova Lake向けにTSMCから供給されるタイルのダイサイズが明かにされ、これがかなり割高になるのではないか、という指摘がされている。

特にコンピュート・タイルにはIntel 18AとTSMCの2nm(N2)プロセスが用いられ、デスクトップ向けとみられるN2ベースのコンピュートタイルのダイサイズが大きくなる原因はオンダイのキャッシュメモリーの容量にあるとしている。

Nova Lake世代で、最高性能の座をAMDから奪還したいIntelは、ハイエンド品に「bLLC(big Last Level Cache)」を搭載する予定だという。bLLCという聞きなれないキャッシュメモリは、1次/2次に加えて、通常の3次キャッシュを増量したもので、容量は通常のL3キャッシュの3-4倍、最大144MBになるだろうと予想されている。ゆえにリーク情報が正しいとすれば、ダイサイズはかなり大きくなり、それにともなって製品全体の製造コストもかなり高くなることとなる。

PC市場でのシェア拡大を目指すIntelであるが、TSMCの先端プロセスという高価なプロセス技術、かつダイサイズが大きい=取れ数が少ないということから、Nova Lakeの投入で利益率が劇的に改善されるということはないのではないか、というのが記事の趣旨である。ただし、これらの製品群の実際の構成SKUと正式リリース時期は流動的であり、まだ不確定な要素が大きい点に注意が必要である。

あくまでリークによる情報に基づく観測記事ではあるのだが、業界標準のx86アーキテクチャーのCPU設計の先進性と、業界最先端のロジックプロセス技術と、他社を圧倒する製造キャパシティーで市場を支配してきた、かつてのIntel全盛の時代からの業界全体の大きな変化を感じさせる内容として印象に残った話であった。

世代遅れのプロセス技術のハンディキャップで常に劣勢に置かれたAMD

「真の男はファブを持つ」と豪語した創業者Jerry Sanders率いるAMDがまだ自前のファブを展開し、Intelとの激しい競争に明け暮れた2000年代初頭までは、AMDの微細加工技術はIntelと比較して4年くらいの世代遅れのハンディキャップが常にまとわりついた。

x86アーキテクチャーに先進のスーパースケーラー技術を取り込んだ独自設計や、バルクウェハの代わりにSOI(Silicon On Insulator)ウェハを使用する製造などの創意工夫で、プロセス技術の遅れを取り戻そうとしたが、やはり製造コストにダイレクトに効いてくるのがダイサイズである。

Intelの製品と同等以上の製品を目指すとなると、やはりトランジスタ数を犠牲にすることは難しく、しかもIntel製品と比較して最終製品のコストメリットがなければ顧客を惹きつけることはできない。そうなると比較的大きなダイサイズの製品を、Intel相当品よりも低価格で提供することになり、財務状態は常に火の車だった。

CPUの総合性能を劇的に上げる方法として、内蔵キャッシュ容量の増量がある。キャッシュメモリにはアクセススピードが早いSRAMが使われるが、SRAMは構造的にシリコン上の面積を大きく取ることになる。その場合、容量が大きなキャッシュを内蔵した分、結果的に総合性能が上がらなければ競争力のある製品とはなりえない。プロセス技術で遅れを取るAMDが、増量キャッシュで一気にIntelに追い付いた例がK6-IIIであった。旧来製品のK6-2のマザーボードのソケット(Socket 7)でそのまま使える互換性があり、256KBの2次キャッシュを搭載して、総合性能では当時の競合製品であったPentium IIIとかなりいい勝負であったが、いかんせん歩留りが悪くコストが高くなっていしまい、AMDは結局旧来型のK6-2の周波数をひたすら上げる方法に切り替えた。

K6-IIIのパッケージ。左のK6-2+はK6-2のシリーズ名ながら、K6-IIIの派生品でK6-IIIの2次キャッシュを半減(128KB)させた製品 (編集部撮影)

ダイサイズの増加コストを十分吸収する高性能で、AMDの財務体質に大きく貢献することになったのは、K6を引き継いだK7アーキテクチャーとその後のK8コアによるAthlonプロセッサーであるが、中でも目を見張る性能向上が可能となったのがx86アーキテクチャー製品では最初のデュアルコアのAthlon X2だった。その性能は飛躍的に上がり、Intelとの競争に十分な実力を持ち、AMDの財務体質強化に大きく貢献した。