もう1つAlgorithmic Checkが良く用いられるのは、対象となるユニットが配線であるとかメモリであるとかのように入力データと出力データが同じになる図2.6のようなケースである。
|
|
図2.6 ユニットの入力と出力が同じである場合のAlgorithmic Check |
ユニットの機能が単に入力データをそのまま伝送する場合は、プレディクタで予測したチェックシンボルを伝送する線(あるいは記憶するビット)を追加する。そして、出力側のチェッカで作ったチェックシンボルとの一致を調べる。この場合、ユニットを通過することでデータは変わらないので、プレディクタとチェッカは同じ回路が使える。
また、メモリの場合は、書き込みを行うタイミングと読み出しを行うタイミングは異なるが、入力と同じデータとプレディクタで生成されたチェックシンボルが読み出されるので、同様にチェックを行うことができる。
このチェックシンボルの作り方であるが、最も簡単なのが、すべての信号のXORを取るという方法である。チェックシンボルC=D0・D1・…・Dnとなるので、D0～Dnの中の"1"が偶数個の場合はC=0、奇数個の場合はC=1となる。したがって、CとD0～Dnの全部の"1"の個数は必ず偶数になるので、このチェックシンボルの作り方を偶数パリティ(Even Parity)という。一方、CをD0・D1・…・Dnの否定とすると、全体の"1"の個数は常に奇数となるので、このチェックシンボルの作り方を奇数パリティ(Odd Parity)という。
